发明名称 基板噪声分析
摘要 基板噪声分析。在一个实施例中,一种用于分析基板噪声的方法包括将静态定时分析(STA)算法应用于对数字电路的描述的步骤。该STA算法的应用生成了与该数字电路中的一个或更多个门有关的定时信息。该方法还包括将电流波形生成(CWG)算法应用于对该数字电路的描述、与该数字电路中的一个或更多个门有关的定时信息以及对该数字电路中的开关活动的描述的步骤。CWG算法的应用生成了电流波形。该方法还包括根据对数字电路的描述、所述电流波形以及与该数字电路相关联的封装的模型生成该数字电路的用于仿真的简化模型(RM)的步骤。对该数字电路的RM的仿真生成了对与该数字电路相关联的基板中的噪声的表示。
申请公布号 CN1822006A 申请公布日期 2006.08.23
申请号 CN200610007624.1 申请日期 2006.02.15
申请人 富士通株式会社 发明人 拉耶瓦·穆尔加;苏博德·M·雷迪;三由贵史;堀江健志;迈赫迪·B·塔胡瑞
分类号 G06F17/50(2006.01) 主分类号 G06F17/50(2006.01)
代理机构 北京三友知识产权代理有限公司 代理人 黄纶伟
主权项 1、一种用于分析基板噪声的系统,该系统包括:静态定时分析模块,可操作以将静态定时分析算法应用于对数字电路的描述,所述对该静态定时分析算法的应用生成了与所述数字电路中的一个或更多个门有关的定时信息;电流波形生成器,可操作以将电流波形生成算法应用于所述对数字电路的描述、所述与该数字电路中的一个或更多个门有关的定时信息以及对该数字电路中的开关活动的描述,所述对该电流波形生成算法的应用生成了电流波形;以及简化模型生成器,可操作以生成用于仿真的数字电路的简化模型,该简化模型生成器根据所述对数字电路的描述、所述电流波形以及与该数字电路相关联的封装的模型生成该数字电路的简化模型,所述对该数字电路的简化模型的仿真生成了对与该数字电路相关联的基板中的噪声的表示。
地址 日本神奈川县