| 发明名称 | 非易失性半导体存储器 | ||
| 摘要 | 一种通过破坏存储元件的绝缘膜来将信息编程的非易失性半导体存储器，包括：单元阵列，由多个包括所述存储元件以及与所述存储元件串联的选择开关的存储单元排列成点阵状而构成；行选择控制电路，分别将与所述单元阵列中的规定数量的所述多个存储单元连接的行选择线激活；以及，写入控制电路，根据写入数据，一位一位地控制被所述行选择控制电路激活、与所期望的所述行选择线连接的所述规定数量的存储单元分别连接的数据线的电压。 | ||
| 申请公布号 | CN1822234A | 申请公布日期 | 2006.08.23 |
| 申请号 | CN200510129684.6 | 申请日期 | 2005.12.16 |
| 申请人 | 株式会社东芝 | 发明人 | 中野浩明;行川敏正;中山笃;和田修;伊藤洋 |
| 分类号 | G11C17/08(2006.01);G11C17/18(2006.01);G11C16/06(2006.01);G11C7/00(2006.01) | 主分类号 | G11C17/08(2006.01) |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王以平 |
| 主权项 | 1.一种通过破坏存储元件的绝缘膜来将信息编程的非易失性半导体存储器，具有：单元阵列，由多个包括所述存储元件以及与所述存储元件串联的选择开关的存储单元排列成点阵状而构成；行选择控制电路，分别将与所述单元阵列中的规定数量的所述多个存储单元连接的行选择线激活；以及写入控制电路，根据写入数据，一位一位地控制被所述行选择控制电路激活、与所期望的所述行选择线连接的所述规定数量的存储单元分别连接的数据线的电压。 | ||
| 地址 | 日本东京都 | ||