1T1C SRAM

摘要

描述了存储器电路和方法，其提供与高密度动态存储器(DRAM)，如1T1C(1晶体管和1电容器)存储器单元的接口，从而提供了与静态存储器(SRAM)的完全兼容性。所述电路克服了DRAM的、如与恢复和刷新相联系的缺陷，所述缺陷已经阻碍了针对SRAM兼容器件的对DRAM核心的全面利用。所述电路可单独地或更优选地组合地结合本发明的许多方面，包括用于限制最大页面模式周期时间的脉冲化字线结构、带有任选地址缓冲的地址持续期比较功能、以及在写控制信号禁止之后开始写操作的迟写功能。

主权项

1.一种存储器电路，具有配置用来仿真静态存储器的动态存储器单元，包括：动态存储器单元阵列；内部地址产生电路，配置成接收地址和命令信息并且产生内部地址；解码器电路，用于接收所述内部地址并且控制对所述动态存储器单元的存取；以及装置，当被所述解码器电路触发时用于产生到所述动态存储器的字线输出，并且其在非页面模式下响应于最大周期时间(tRC)或在页面模式下响应于最大页面模式周期时间(tPMRC)而终止。