| 发明名称 | 用于提高可靠性的半导体器件封装 | ||
| 摘要 | 辐射屏蔽集成电路器件，包括多个封装层(804、806)、与所述多个封装层结合的辐射屏蔽盖(802)或基底(808)，其中电路芯片(816、818)被屏蔽以免接收超出所述电路芯片的总耐受剂量的辐射量。 | ||
| 申请公布号 | CN1823561A | 申请公布日期 | 2006.08.23 |
| 申请号 | CN200480020214.X | 申请日期 | 2004.07.12 |
| 申请人 | 麦斯韦尔技术股份有限公司 | 发明人 | 珍妮特·帕特森 |
| 分类号 | H05K9/00(2006.01) | 主分类号 | H05K9/00(2006.01) |
| 代理机构 | 北京集佳知识产权代理有限公司 | 代理人 | 顾晋伟;刘继富 |
| 主权项 | 1.辐射屏蔽集成电路器件，包括：多个封装层，所述多个封装层包括：电路封装；与所述电路封装结合的辐射屏蔽基底；和与所述辐射屏蔽基底结合的电路芯片；和与所述多个封装层结合的辐射屏蔽盖；其中所述电路芯片被屏蔽免于接收超出所述电路芯片总耐受剂量的辐射量；其中所述多个封装层相互依次堆叠，使得第一封装层的底部用作第二封装层的顶部。 | ||
| 地址 | 美国加利福尼亚州 | ||