| 主权项 |
1.一种边缘侦测演算法(EEDA)之周边硬体实现架构,用以实现一边缘侦测演算法(EEDA)之解交错(De-interlace)装置,其包含:一第一位移管路(Shift Tube),为一串进并出之信号位移装置,用以接收一第一串列扫瞄线,并输出一第一并列扫瞄线,该第一并列扫瞄线为该第一串列扫瞄线之并列信号;一第二位移管路(Shift Tube),为一串进并出之信号位移装置,用以接收一第二串列扫瞄线,并输出一第二并列扫瞄线,该第二并列扫瞄线为该第二串列扫瞄线之并列信号;以及一边缘侦测演算法(EEDA)单元,用以接收该第一并列扫瞄线及该第二并列扫瞄线进行该边缘侦测演算法(EEDA)之解交错运算,并输出一第三串列扫瞄线。2.如申请专利范围第1项所述之边缘侦测演算法之周边硬体实现架构,其中该第一串列扫瞄线,为一第一图框(Frame)之奇数扫瞄线,该第一串列扫瞄线之信号输出顺序为L1,L1,L3,L3,L5,L5,…,LM-3,LM-3,L1为该第一图框的第一条扫瞄线,L3为该第一图框的第三条扫瞄线,L5为该第一图框的第五条扫瞄线,LM-3为该第一图框的第M-3条扫瞄线,依此类推,该第一图框具有M条扫瞄线,M为正整数。3.如申请专利范围第2项所述之边缘侦测演算法之周边硬体实现架构,其中该第二串列扫瞄线,为该第一图框之奇数扫瞄线,该第二串列扫瞄线之信号输出顺序为L3,L3,L5,L5,L7,L7,…,LM-1,LM-1,L3为该第一图框的第三条扫瞄线,L5为该第一图框的第五条扫瞄线,L7为该第一图框的第七条扫瞄线,LM-1为该第一图框的第M-1条扫瞄线,依此类推。4.如申请专利范围第3项所述之边缘侦测演算法之周边硬体实现架构,其中该第三串列扫瞄线,为解交错所求得之偶数扫瞄线,该第三串列扫瞄线之信号输出顺序为L2',L2',L4',L4',L6',L6',…,LM',LM',L2'为相对于该第一图框的第二条扫瞄线L2之扫瞄线,L4'为相对于该第一图框的第四条扫瞄线L4之扫瞄线,L6'为相对于该第一图框的第六条扫瞄线L6之扫瞄线,LM'为相对于该第一图框的第M条扫瞄线LM之扫瞄线,依此类推。5.如申请专利范围第4项所述之边缘侦测演算法之周边硬体实现架构,更包含一多工器(MUX,Multiplexer),用以接收该第一串列扫瞄线与该第三串列扫瞄线,并将其合成为一第四串列扫瞄线输出,其中该第一串列扫瞄线系由该第一位移管路取得。6.如申请专利范围第5项所述之边缘侦测演算法之周边硬体实现架构,其中该第四串列扫瞄线,为一第二图框之扫瞄线,其信号输出顺序为L1,L2',L3,L4',…,LM-1,LM',L1为该第二图框的第一条扫瞄线,L2'为该第二图框的第二条扫瞄线,L3为该第二图框的第三条扫瞄线,L4'为该第二图框的第四条扫瞄线,LM-1为该第二图框的第M-1条扫瞄线,LM'为该第二图框的第M条扫瞄线,依此类推,该第二图框具有M条扫瞄线。7.如申请专利范围第1项所述之边缘侦测演算法之周边硬体实现架构,其中该第一串列扫瞄线,为一第一图框(Frame)之偶数扫瞄线,该第一串列扫瞄线之信号输出顺序为L2,L2,L4,L4,L6,L6,…,LM-2,LM-2,L2为该第一图框的第二条扫瞄线,L4为该第一图框的第四条扫瞄线,L6为该第一图框的第六条扫瞄线,LM-2为该第一图框的第M-2条扫瞄线,依此类推,该第一图框具有M条扫瞄线,M为正整数。8.如申请专利范围第7项所述之边缘侦测演算法之周边硬体实现架构,其中该第二串列扫瞄线,为该第一图框之偶数扫瞄线,该第二串列扫瞄线之信号输出顺序为L4,L4,L6,L6,L8,L8,…,LM,LM,L4为该第一图框的第四条扫瞄线,L6为该第一图框的第六条扫瞄线,L8为该第一图框的第八条扫瞄线,LM为该第一图框的第M条扫瞄线,依此类推。9.如申请专利范围第8项所述之边缘侦测演算法之周边硬体实现架构,其中该第三串列扫瞄线,为解交错所求得之奇数扫瞄线,该第三串列扫瞄线之信号输出顺序为L1',L1',L3',L3',L5',L5',…,LM-1',LM-1',L1'为相对于该第一图框的第一条扫瞄线L1之扫瞄线,L3'为相对于该第一图框的第三条扫瞄线L3之扫瞄线,L5'为相对于该第一图框的第五条扫瞄线L5之扫瞄线,LM-1'为相对于该第一图框的第M-1条扫瞄线LM-1之扫瞄线,依此类推。10.如申请专利范围第9项所述之边缘侦测演算法之周边硬体实现架构,更包含一多工器(MUX,Multiplexer),用以接收该第一串列扫瞄线与该第三串列扫瞄线,并将其合成为一第四串列扫瞄线输出,其中该第一串列扫瞄线系由该第一位移管路取得。11.如申请专利范围第10项所述之边缘侦测演算法之周边硬体实现架构,其中该第四串列扫瞄线,为一第二图框之扫瞄线,其信号输出顺序为L1',L2,L3',L4,…,LM-1',LM,L1'为该第二图框的第一条扫瞄线,L2为该第二图框的第二条扫瞄线,L3'为该第二图框的第三条扫瞄线,L4为该第二图框的第四条扫瞄线,LM-1'为该第二图框的第M-1条扫瞄线,LM为该第二图框的第M条扫瞄线,依此类推,该第二图框具有M条扫瞄线。12.一种边缘侦测演算法(EEDA)之周边硬体实现架构验证方法,其步骤为:提供一第一图框(Frame),该第一图框为包含放射状线条之“米"字图;提供一边缘侦测演算法(EEDA)之周边硬体实现架构,用以接收该第一图框之扫瞄线信号进行一边缘侦测演算法(EEDA)之解交错运算,并输出一第二图框;提供一模拟单元,用以接收该扫瞄线信号进行模拟该边缘侦测演算法(EEDA)之解交错运算,并输出一第三图框;以及比较该第二图框与该第三图框,以验证该边缘侦测演算法(EEDA)之周边硬体实现架构之正确性。13.如申请专利范围第12项所述之边缘侦测演算法之周边硬体实现架构验证方法,其中该边缘侦测演算法(EEDA)之周边硬体实现架构,系用以实现一边缘侦测演算法(EEDA)之解交错(De-interlace)装置,其包含:一第一位移管路(Shift Tube),为一串进并出之信号位移装置,用以接收一第一串列扫瞄线,并输出一第一并列扫瞄线,该第一并列扫瞄线为该第一串列扫瞄线之并列信号;一第二位移管路(Shift Tube),为一串进并出之信号位移装置,用以接收一第二串列扫瞄线,并输出一第二并列扫瞄线,该第二并列扫瞄线为该第二串列扫瞄线之并列信号;以及一边缘侦测演算法(EEDA)单元,用以接收该第一并列扫瞄线及该第二并列扫瞄线进行解交错,并输出一第三串列扫瞄线。14.如申请专利范围第13项所述之边缘侦测演算法之周边硬体实现架构验证方法,其中该第一串列扫瞄线,为该第一图框(Frame)之奇数扫瞄线,该第一串列扫瞄线之信号输出顺序为L1,L1,L3,L3,L5,L5,…,LM-3,LM-3,L1为该第一图框的第一条扫瞄线,L3为该第一图框的第三条扫瞄线,L5为该第一图框的第五条扫瞄线,LM-3为该第一图框的第M-3条扫瞄线,依此类推,该第一图框具有M条扫瞄线,M为正整数。15.如申请专利范围第14项所述之边缘侦测演算法之周边硬体实现架构验证方法,其中该第二串列扫瞄线,为该第一图框之奇数扫瞄线,该第二串列扫瞄线之信号输出顺序为L3,L3,L5,L5,L7,L7,…,LM-1,LM-1,L3为该第一图框的第三条扫瞄线,L5为该第一图框的第五条扫瞄线,L7为该第一图框的第七条扫瞄线,LM-1为该第一图框的第M-1条扫瞄线,依此类推。16.如申请专利范围第15项所述之边缘侦测演算法之周边硬体实现架构验证方法,其中该第三串列扫瞄线,为解交错所求得之偶数扫瞄线,该第三串列扫瞄线之信号输出顺序为L2',L2',L4',L4',L6',L6',…,LM',LM',L2'为相对于该第一图框的第二条扫瞄线L2之扫瞄线,L4'为相对于该第一图框的第四条扫瞄线L4之扫瞄线,L6'为相对于该第一图框的第六条扫瞄线L6之扫瞄线,LM'为相对于该第一图框的第M条扫瞄线LM之扫瞄线,依此类推。17.如申请专利范围第16项所述之边缘侦测演算法之周边硬体实现架构验证方法,更包含一多工器(MUX,Multiplexer),用以接收该第一串列扫瞄线与该第三串列扫瞄线,并将其合成为一第四串列扫瞄线输出,其中该第一串列扫瞄线系由该第一位移管路取得。18.如申请专利范围第17项所述之边缘侦测演算法之周边硬体实现架构验证方法,其中该第四串列扫瞄线,为该第二图框之扫瞄线,其信号输出顺序为L1,L2',L3,L4',…,LM-1,LM',L1为该第二图框的第一条扫瞄线,L2'为该第二图框的第二条扫瞄线,L3为该第二图框的第三条扫瞄线,L4'为该第二图框的第四条扫瞄线,LM-1为该第二图框的第M-1条扫瞄线,LM'为该第二图框的第M条扫瞄线,依此类推,该第二图框具有M条扫瞄线。19.如申请专利范围第13项所述之边缘侦测演算法之周边硬体实现架构验证方法,其中该第一串列扫瞄线,为该第一图框(Frame)之偶数扫瞄线,该第一串列扫瞄线之信号输出顺序为L2,L2,L4,L4,L6,L6,…,LM-2,LM-2,L2为该第一图框的第二条扫瞄线,L4为该第一图框的第四条扫瞄线,L6为该第一图框的第六条扫瞄线,LM-2为该第一图框的第M-2条扫瞄线,依此类推,该第一图框具有M条扫瞄线,M为正整数。20.如申请专利范围第19项所述之边缘侦测演算法之周边硬体实现架构验证方法,其中该第二串列扫瞄线,为该第一图框之偶数扫瞄线,该第二串列扫瞄线之信号输出顺序为L4,L4,L6,L6,L8,L8,…,LM,LM,L4为该第一图框的第四条扫瞄线,L6为该第一图框的第六条扫瞄线,L8为该第一图框的第八条扫瞄线,LM为该第一图框的第M条扫瞄线,依此类推。21.如申请专利范围第20项所述之边缘侦测演算法之周边硬体实现架构验证方法,其中该第三串列扫瞄线,为解交错所求得之奇数扫瞄线,该第三串列扫瞄线之信号输出顺序为L1',L1',L3',L3',L5',L5',…,LM-1',LM-1',L1'为相对于该第一图框的第一条扫瞄线L1之扫瞄线,L3'为相对于该第一图框的第三条扫瞄线L3之扫瞄线,L5'为相对于该第一图框的第五条扫瞄线L5之扫瞄线LM-1'为相对于该第一图框的第M-1条扫瞄线LM-1之扫瞄线,依此类推。22.如申请专利范围第21项所述之边缘侦测演算法之周边硬体实现架构验证方法,更包含一多工器(MUX,Multiplexer),用以接收该第一串列扫瞄线与该第三串列扫瞄线,并将其合成为一第四串列扫瞄线输出,其中该第一串列扫瞄线系由该第一位移管路取得。23.如申请专利范围第22项所述之边缘侦测演算法之周边硬体实现架构验证方法,其中该第四串列扫瞄线,为该第二图框之扫瞄线,其信号输出顺序为L1',L2,L3',L4,…,LM-1',LM,L1'为该第二图框的第一条扫瞄线,L2为该第二图框的第二条扫瞄线,L3'为该第二图框的第三条扫瞄线,L4为该第二图框的第四条扫瞄线,LM-1'为该第二图框的第M-1条扫瞄线,LM为该第二图框的第M条扫瞄线,依此类推,该第二图框具有M条扫瞄线。24.如申请专利范围第12项所述之边缘侦测演算法之周边硬体实现架构验证方法,其中该模拟单元为一电脑主机,该电脑主机可执行程式以进行该边缘侦测演算法(EEDA)运算。25.如申请专利范围第12项所述之边缘侦测演算法之周边硬体实现架构验证方法,当该第二图框与该第三图框相同时,则验证该边缘侦测演算法(EEDA)之周边硬体实现架构之设计为正确。图式简单说明:第一图:本案较佳实施例之边缘侦测演算法(EEDA)之周边硬体实现架构。第二图:本案较佳实施例之边缘侦测演算法(EEDA)之周边硬体实现架构的动作示意图。第三图:本案较佳实施例之边缘侦测演算法(EEDA)之周边硬体实现架构的验证方法。第四图:作为第一图框之包含放射状线条的“米"字图。 |
