| 主权项 |
1.一种半导体元件,具有一第一电极和一第二电极,该元件包含:一半导体基板层,具基板导电性型式和基板电阻率;一具有至少5-cm电阻率之磊晶层,系成长在该基板层上,该磊晶层具有符合基板导电性型式之磊晶层导电性型式,该磊晶层具有大于基板电阻率之磊晶层电阻率,该磊晶层具有相反于基板层之磊晶表面;一内部区域,系掺杂半导体材料具有符合基板导电性型式之内部导电性型式,该内部区域延伸进入该磊晶层;及一接面层,系形成在该磊晶表面中,其接面导电性型式不同于基板导电性型式,该接面层与该内部区域形成内部P/N接面,而该接面层与元件的周边部分形成周边P/N接面。2.如申请专利范围第1项之元件,其中该第一电极系一阳极,而该第二电极系一阴极。3.如申请专利范围第1项之元件,其中该基板导电性型式系N型。4.如申请专利范围第3项之元件,其中该基板层系掺杂砷。5.如申请专利范围第3项之元件,其中该基板层系掺杂锑。6.如申请专利范围第1项之元件,其中该磊晶层之厚度范围系从约6m到约15m。7.如申请专利范围第1项之元件,其中该基板电阻率之范围系从110-3-cm到510-3-cm。8.如申请专利范围第1项之元件,其中该内部区域系藉由磷的离子布植产生。9.如申请专利范围第1项之元件,其中该接面层系藉由硼的离子布植产生。10.一种半导体元件,具有一第一电极和一第二电极,该元件包含:一半导体基板层,具基板导电性型式和基板电阻率;一磊晶层,系成长在该基板层上,该磊晶层具有符合基板导电性型式之磊晶层导电性型式,该磊晶层具有大于基板电阻率之磊晶层电阻率,该磊晶层具有相反于基板层之磊晶表面;一内部区域,系掺杂半导体材料具有符合基板导电性型式之内部导电性型式,该内部区域延伸进入该磊晶层;及一接面层,系形成在该磊晶表面中,其接面导电性型式不同于基板导电性型式,该接面层与该内部区域形成内部P/N接面,而该接面层与元件的周边部分形成周边P/N接面;以及植入该接面层外围表面之低接触电阻层。11.如申请专利范围第1项之元件,其中关于周边P/N接面,该内部P/N接面具有低于周边崩溃电压之一内部崩溃电压。12.一种稽纳二极体,具有一阳极和一阴极,该二极体系封装在一绝缘封装体之中,该二极体具有电性分别耦合到该阳极和该阴极之导线架,该二极体包含:一半导体基底层,具一基底层导电性型式和一基底电阻率;一成长在该基底层上之具有至少5-cm之电阻率之表面层,该表面层具有和该基底层导电性型式相同之一表面层导电性型式,该表面层具有大于该基底层电阻率之表面层电阻率,该表面层与该基底层接触,且具有相反于该基底层之外围表面;一半导体材料之内部区域,具有符合该基底层导电性型式之内部区域导电性型式,该内部区域通过该表面层,然后延伸进入该基底层;及接触导电性型式相反于布植在外围表面之该基底层导电性型式的接触层,该接触层与该内部区域完成中央半导体接面,而该接触层与该基底层的边缘部分完成边缘半导体接面。13.如申请专利范围第12项之二极体,其中该基底层系一磊晶层。14.一种消费性电子产品,包含:一可实行封存及保护内部电子产品之外壳;一使用者介面;及一电路,其可实行提供电性讯号至使用者介面,内含稽纳二极体之电路包含:一基板导电性型式和一近于5-cm基板电阻率之一半导体基板层;一成长在该基板层上之磊晶层,该磊晶层具有符合基板导电性型式之磊晶层导电性型式,该磊晶层具有大于基板电阻率之磊晶层电阻率,该磊晶层具有相反于基板层之磊晶表面;掺杂半导体材料之一内部区域,具有符合基板导电性型式之内部导电性型式,该内部区域通过该磊晶层,而延伸进入该基板层;及形成在该磊晶表面中之一接面层,其接面导电性型式不同于基板导电性型式,该接面层与该内部区域形成内部P/N接面,而该接面层与元件的周边部分形成周边P/N接面。15.如申请专利范围第14项之产品,其中该使用者介面可实行提供一电视、一无线通讯装置、一移动式计算机系统、及一固定式计算机系统其中至少一项之介面功能。16.一种制造半导体元件之方法,该方法包含:在一半导体基板上沉积一具有至少近于5-cm电阻率之磊晶层,该基板掺杂基板掺杂物型式之材料,该基板具有一基板电阻率;布植符合基板掺杂物型式之内部区域掺杂物型式的内部掺杂物离子,该内部掺杂离子进入该磊晶层和该基板之晶体结构,通过该磊晶层,然后延伸进入该基板形成内部区域;及布植接面掺杂物型式不同于该基板掺杂物型式之接面掺杂物离子,该接面掺杂物离子进入该磊晶层之晶体结构,且形成接面层,该接面层与内部区域形成内部P/N接面,而该接面层与元件之周边部分形成周边P/N接面。17.如申请专利范围第16项之方法,其中该内部掺杂物离子系以大于40KeV之能量布植。18.如申请专利范围第16项之方法,其中该内部掺杂物离子系受体掺杂物离子。19.如申请专利范围第18项之方法,其中该受体掺杂物离子包含磷。20.如申请专利范围第16项之方法,其中该接面掺杂物离子系施体掺杂物离子。21.如申请专利范围第20项之方法,其中该施体掺杂物离子包含硼。22.如申请专利范围第16项之方法,还包含以低于形成该接面层所用之能量,将低接触电阻层植入该接面层之外围表面。23.如申请专利范围第16项之方法,还包含至少一个较长期的高温加热制程,以扩散和活化该内部掺杂物离子。24.如申请专利范围第16项之方法,还包含至少一个较短期的高温加热制程,以活化该接面掺杂物离子。25.如申请专利范围第10项之元件,其中该磊晶层系有从大约6微米到大约15微米间的厚度。26.如申请专利范围第10项之元件,其中该基板之电阻率之范围系从110-3-cm到510-3-cm。27.如申请专利范围第10项之元件,其中该内部区域系藉由磷的离子产生。28.如申请专利范围第10项之元件,其中该接触面系藉由硼的离子布植产生布植产生。29.如申请专利范围第10项之元件,其中关于周边D/N接面,该内部D/N接面具有低于周边崩溃电压之一内部崩溃电压。30.一种半导体元件,具有一第一电极与一第二电极,该元件包括:一半导体基板层,具有一基板层导电性型式和一基板电阻率;一具有至少近于5-cm之电阻率的磊晶层,系成长在该基板层上,该磊晶层具有符合基板导电性型式之磊晶层导电性型式,该磊晶层具有大于基板电阻率之磊晶层电阻率,该磊晶层具有相反于基板层之磊晶表面;一内部区域,系掺杂半导体材料具有符合基板导电性型式之内部导电性型式,该内部区域延伸进入该磊晶层;及一接面层,系形成在该磊晶表面中,其接面导电性型式不同于基板导电性型式,该接面层在该内部区域形成一内部崩溃电压P/N接面,且该接面层在该装置之一周边区域形成一周边高崩溃电压P/N接面;以及一氧化层成长以用于接收一金属接触接触层。31.如申请专利范围第30项之元件,其中该接触层系一包含近于1%矽的铝合金。图式简单说明:第1图为符合本发明之稽纳二极体的电压和电流关系图;第2图为半导体基板和磊晶层之横截面放大图;第3图为在制程早期阶段之半导体结构的横截面放大图;第4图为在建构中期阶段之符合本发明半导体结构的横截面放大图;第5A图为符合本发明之另一半导体结构的横截面放大图;第5B图为符合本发明之半导体结构的横截面放大图其中包含接触金属;第6图为有关于制作用于符合本发明之半导体元件起始层的离子布植之氧化物开口的微影制程光罩图;第7图为有关于制作用于符合本发明之半导体元件接面层的离子布植之氧化物开口的微影制程光罩图;第8图为有关于制作用于沉积接触金属之氧化物开口的微影制程光罩图;第9图为有关于制作用于沉积接触金属之氧化物开口的另一实施例之微影制程光罩图;及第10图为有关于制作用于沉积接触金属之氧化物开口的它一实施例之微影制程光罩图。 |
