发明名称 晶片阻抗器及其制造方法
摘要 本发明提供一种晶片阻抗器(A1),系具备有:晶片状的阻抗体(1)、在该阻抗体的底面(1a)彼此分离而设置的两个电极(31)、以及设置于此等两个电极间之绝缘膜(21)。各电极(31)系具有在上下方向观看时,与绝缘膜(21)重叠的重叠部(31c)。
申请公布号 TWI260650 申请公布日期 2006.08.21
申请号 TW094109142 申请日期 2005.03.24
申请人 罗姆电子股份有限公司 发明人 谷村政宪;塚田虎之;田中幸作
分类号 H01C17/00 主分类号 H01C17/00
代理机构 代理人 林志刚 台北市中山区南京东路2段125号7楼
主权项 1.一种晶片阻抗器,其特征系具备有:包含底面、与该底面相反的上面、两个端面及两个侧面的晶片状之阻抗体;在上述阻抗体的底面彼此分离而设置的两个电极;以及设置于上述两个电极间的绝缘体,在上述底面及上述上面彼此分离的方向上观看时,上述两个电极中的至少一方与上述绝缘体彼此重叠。2.如申请专利范围第1项所记载之晶片阻抗器,其中,上述绝缘体全体为平坦的树脂膜,上述至少一方的电极包含沿着上述树脂膜上之重叠部。3.如申请专利范围第1项所记载之晶片阻抗器,其中,上述绝缘体系包含位于上述两个电极间的第1部份、及与该第1部份一体形成的第2部份,该第2部份在上述至少一方的电极上延伸。4.如申请专利范围第1项所记载之晶片阻抗器,其中,更具备有覆盖上述阻抗体的上述端面及上述电极之焊接作业容易层。5.如申请专利范围第1项所记载之晶片阻抗器,其中,更具备有:形成于上述阻抗体的上述上面之追加的绝缘膜、及介以该追加的绝缘膜彼此分离之两个辅助电极。6.一种晶片阻抗器的制造方法,其特征在于具备有:在金属制的阻抗体材料之单面图案形成绝缘膜之制程;在上述单面跨越未形成有上述绝缘膜的区域上、及上述绝缘膜上形成导电层之制程;以及形成上述导电层的一部份挟住上述绝缘膜的一部份而分离作为一对电极,将上述阻抗体材料分割为复数片晶片之制程。7.如申请专利范围第6项所记载之晶片阻抗器的制造方法,其中,上述阻抗体材料为金属制的板及金属制的杆条中任一方。8.如申请专利范围第6项所记载之晶片阻抗器的制造方法,其中,形成上述导电层之制程系包含:跨越在上述单面中未形成有上述绝缘膜的区域上及上述绝缘膜上,藉由印刷形成第1导电层之制程;以及在上述第1导电层上藉由电镀处理形成第2导电层之制程。9.如申请专利范围第6项所记载之晶片阻抗器的制造方法,其中,上述绝缘膜的图案形成是藉由厚膜印刷进行。10.一种晶片阻抗器的制造方法,其特征在于具备有:在金属制的阻抗体材料之单面图案形成第1绝缘膜之制程;在上述阻抗体材料的上述单面中未形成上述绝缘膜的区域上形成导电层之制程;跨越在上述阻抗体材料的上述单面中之上述第1绝缘膜上及上述导电层上,图案形成第2绝缘膜之制程;以及形成上述导电层的一部份挟住上述绝缘膜的一部份而分离作为一对电极,将上述阻抗体材料分割为复数片晶片之制程。11.如申请专利范围第10项所记载之晶片阻抗器的制造方法,其中,上述第1绝缘膜及上述第2绝缘膜的图案形成藉由厚膜印刷进行。12.如申请专利范围第10项所记载之晶片阻抗器的制造方法,其中,上述导电层的形成是藉由电镀处理进行。图式简单说明:第1图系依据本发明的第1实施例之晶片阻抗器的斜视图。第2图系沿着第1图之II-II线的剖面图。第3图系沿着第1图之III-III线的剖面图。第4图系表示第1实施例的阻抗器之底面图。第5图A系依据本发明之晶片阻抗器的制造所使用的框之斜视图,第5图B系该框的主要部份之平面图。第6图A及第6图B系第1实施例的晶片阻抗器之制造方法的制程之平面图。第7图系上述制造方法的一例之其他一制程的平面图。第8图A及第8图B系表示上述制造方法之其他制程的平面图。第9图系依据本发明之第2实施例的晶片阻抗器之剖面图。第10图系沿着第9图之X-X线的剖面图。第11图A及第11图B系第2实施例的晶片阻抗器之制造方法的制程之平面图。第12图A及第12图B系第2实施例的晶片阻抗器之制造方法的制程之平面图。第13图A及第13图B系第2实施例的晶片阻抗器之制造方法的制程之平面图。第14图A系依据本发明之第3实施例的晶片阻抗器的底面图,第14图B系该晶片阻抗器的制造途中之一状态图。第15图系以往的晶片阻抗器之一例的斜视图。
地址 日本