| 主权项 |
1.一种记忆胞的形成方法,包括: 于一基底上形成一垫层,该垫层具有与该垫层之一 长度延伸方向平行之多数个侧壁; 于该些侧壁其中至少一个上形成至少一底部电极; 于该基底上配置一相变化材料,使该相变化材料与 该至少一底部电极有效连接;以及 提供至少部分配置在该基底内之一传导单元,其中 该传导单元与该至少一底部电极有效连接。 2.如申请专利范围第1项所述之记忆胞的形成方法, 其中形成该垫层的方法包括: 于该基底上配置一第一材料层;以及 蚀刻该第一材料层以暴露出至少部分该传导单元 以及形成该垫层。 3.如申请专利范围第2项所述之记忆胞的形成方法, 其中配置该第一材料层的方法包括配置一介电材 料层。 4.如申请专利范围第1项所述之记忆胞的形成方法, 其中于该些侧壁其中至少一个上形成该至少一底 部电极的方法包括: 于该垫层、该垫层之该些侧壁其中至少一个与该 基底上配置一传导材料层;以及 对该传导材料层进行回蚀刻,以留下该垫层之该些 侧壁其中至少一个上之该传导材料层,因此形成该 至少一底部电极,其中该至少一底部电极具有与该 垫层之该长度延伸方向平行之一长度。 5.如申请专利范围第1项所述之记忆胞的形成方法, 其中配置该相变化材料的方法包括: 于该垫层、该至少一底部电极与该基底上形成一 绝缘材料层; 于绝缘材料层内形成一沟渠,该沟渠穿过该垫层与 该至少一底部电极至该基底之一表面,且该沟渠与 该至少一底部电极之该长度延伸方向呈一直角,其 中该沟渠的形成去除了该至少一底部电极的一部 份,藉此暴露出该至少一底部电极之一平面末端表 面;以及 于该绝缘材料层上配置该相变化材料,藉由将该相 变化材料填入该沟渠而与该至少一底部电极之该 末端平面表面有效连接。 6.如申请专利范围第5项所述之记忆胞的形成方法, 其中在去除一部份该至少一底部电极与该垫层之 前,先于该垫层上形成该绝缘材料层,因此形成一 开口,其暴露出与该垫层之长度延伸方向相同方向 之该基底之该表面。 7.如申请专利范围第4项所述之记忆胞的形成方法, 更包括: 于该相变化材料上配置该传导材料层;以及 对该传导材料层与该相变化材料进行蚀刻以形成 与该相变化材料有效连接之一顶部电极。 8.如申请专利范围第1项所述之记忆胞的形成方法, 其中该相变化材料的材质包括硫属化合物材料。 9一种记忆胞,包括: 一传导单元,至少一部份配置于一基底中; 一垫层,配置于该基底之一表面上; 一底部电极,配置于该垫层之一侧壁上,以及与该 传导单元有效连接,其中该底部电极具有一长度、 一高度与一宽度,该长度与该基底平行,且该底部 电极包括与该长度成直角之一平面末端表面; 一相变化材料,至少一部份配置于该基底之该表面 上并与该平面末端表面有效连接。 10.如申请专利范围第9项所述之记忆胞,其中: 该垫层包括一顶部表面、一底部表面以及配置于 该顶部表面与该底部表面之间之至少二侧壁;以及 该底部电极形成于该至少二侧壁其中之一上。 11.如申请专利范围第10项所述之记忆胞,该传导单 元包括一第一传导单元、该底部电极包括一第一 底部电极以及该记忆胞更包括: 一第二传导单元,至少一部份配置于该基底中;以 及 一第二底部电极,形成于该垫层之该至少二侧壁其 中另外之一上,该第二底部电极与该第二传导单元 有效连接,其中该相变化材料与该第二底部电极有 效连接。 12.如申请专利范围第11项所述之记忆胞,其中该第 一传导单元与该第二传导单元的材质包括钨。 13.如申请专利范围第11项所述之记忆胞,其中该垫 层配置于该第一底部电极与该第二底部电极之间 。 14.如申请专利范围第9项所述之记忆胞,更包括一 顶部电极,配置于该相变化材料上。 15.如申请专利范围第9项所述之记忆胞,其中该相 变化材料包括硫属化合物材料。 16.一种至少部份形成于一基底中之记忆胞阵列,该 记忆胞阵列被安排成行与列,而多数个记忆胞系在 行与列之交叉处中,该记忆胞阵列中之每一该些记 忆胞包括具有一源极、一汲极与一闸极之一电晶 体,于每一行中之该些电晶体之该些闸极与一共同 字元线有效连接,而于每一列中之该些电晶体之该 些汲极与一共同位元线有效连接,每一该些记忆胞 包括: 一传导单元,至少一部份配置于该基底中,且该传 导单元与一对应之电晶体的该源极有效连接; 一垫层,配置于该基底上; 一底部电极,形成于该垫层之一侧壁上,而与该传 导单元有效连接; 一相变化材料,至少一部份配置于基底上,而与该 底部电极有效连接;以及 传导材料组成之一顶部电极,配置于该相变化材料 上,而与该相变化材料有效连接。 17.如申请专利范围第16项所述之记忆胞,其中该相 变化材料包括硫属化合物材料。 图式简单说明: 图1绘示为依照本发明一实施例之一对记忆胞的透 视图。 图2绘示为依照本发明之方法形成记忆胞的制作流 程图。 图3绘示为以先前步骤所完成之底部电极的剖面示 意图。 图4绘示为形成垫层后的剖面示意图。 图5绘示为于垫层上形成传导层的剖面示意图。 图6绘示为去除部分的传导层之结果的剖面示意图 。 图7绘示为图6结构的上视平面图。 图8绘示为切断底部电极后的上视平面图。 图9绘示为沈积绝缘材料层后的上视平面图。 图10绘示为沈积绝缘材料层后由图9中10-10'剖面所 得的剖面示意图。 图11绘示为沈积绝缘材料层后由图9中11-11'剖面所 得的剖面示意图。 图12绘示为于绝缘材料层内形成沟渠后的上视平 面图。 图13绘示为由图12中13-13'剖面所得的剖面示意图。 图14绘示为沈积相变化材料后的剖面示意图。 图15绘示为由图14中15-15'剖面所得的剖面示意图。 图16绘示为形成传导材料层后的剖面示意图。 图17绘示为由图16中17-17'剖面所得的剖面示意图。 图18绘示为图17中之结构进行蚀刻步骤后的剖面示 意图。 图19绘示为本发明一较佳实施例之以本发明之方 法所制作的记忆胞所形成的一部份记忆体阵列的 概要示意图。 |
