| 主权项 |
1.一种静电放电保护装置之电晶体制造方法,其系包括下列步骤:提供一半导体基底,其上系形成有隔离结构、掺杂井区、多晶矽闸极结构、轻离子掺杂区及作为源/汲极之重离子掺杂区等基本元件;在该半导体基底上形成一图案化光阻层,以此图案化光阻层为罩幕,于露出之该汲极区域使用大于200KeV之高能量进行离子植入,以将掺质以大于1*1013/平方公分之浓度植入至该半导体基底中而形成一延伸的汲极重掺质区域;移除该图案化光阻层,并继续进行热回火制程;及形成一自行对准金属矽化物于该半导体基底中之该多晶矽闸极、源/汲极区域表面。2.如申请专利范围第1项所述之电晶体制造方法,其中该隔离结构系为浅沟渠隔离结构。3.如申请专利范围第1项所述之电晶体制造方法,其中该掺杂井区系包括N型掺杂井区与P型掺杂井区。4.如申请专利范围第1项所述之电晶体制造方法,其中该重离子掺杂区域系包括N型与P型之重离子掺杂区域。5.如申请专利范围第1项所述之电晶体制造方法,其中形成该汲极重掺质区域所使用之掺质系为磷离子或砷离子。6.如申请专利范围第1项所述之电晶体制造方法,其中该形成该自行对准金属矽化物之步骤更包括:在该半导体基底上形成一金属层;进行高温加热处理,使该金属层与多晶矽闸极、重离子掺杂区及该隔离结构表面相接触之部份产生矽化反应,而自行对准形成金属矽化物;及去除未反应成金属矽化物之该金属层。7.如申请专利范围第6项所述之电晶体制造方法,其中该金属层之材质系选自钛、钴、镍、钯及铂所组成之群组,且常用者为钛金属。8.如申请专利范围第6项所述之电晶体制造方法,其中进行该高温加热处理系以快速加热制程完成者。9.如申请专利范围第6项所述之电晶体制造方法,其中去除未反应金属层的步骤系利用湿蚀刻的方式选择性地去除之。图式简单说明:第一图为习知静电放电保护装置之MOS元件应用于积体电路中之线路结构示意图。第二图为发生静电放电现象的曲线图。第三图为习知MOS元件应用于静电放电保护装置之结构示意图。第四图为习知具有自行对准金属矽化物之静电放电保护装置的电晶体结构示意图。第五(a)图至第五(d)图分别为本发明在制作电晶体的各步骤构造剖视图。 |
