发明名称 | 具有虚拟接地阵列之记忆体元件及使用规划演算法来改良读取边际损失之方法 | ||
摘要 | 一种用于具有包括复数个记忆体储存格之虚拟阵列的记忆体元件之规划验证方法,其决定泄漏电流是否通过一或多个邻近记忆体储存格至该已规划记忆体储存格。若决定泄漏电流系通过一或多个邻近记忆体储存格,则根据一第一临限状态验证该已规划记忆体储存格。若决定泄漏电流未通过一或多个邻近记忆体储存格,则根据一第二临限状态验证该已规划记忆体储存格。 | ||
申请公布号 | TW200629279 | 申请公布日期 | 2006.08.16 |
申请号 | TW094139870 | 申请日期 | 2005.11.14 |
申请人 | 旺宏电子股份有限公司 | 发明人 | 谢文义;郭乃萍;洪俊雄;陈耕晖 |
分类号 | G11C16/04 | 主分类号 | G11C16/04 |
代理机构 | 代理人 | ||
主权项 | |||
地址 | 新竹市新竹科学工业园区力行路16号 |