降低晶片级等化器接收器处理速率之方法及装置

摘要

一种用于在含有一等化器滤波器之分码多重存取(CDMA)接收器中进行晶片级等化(CLE)时降低处理速率的方法及装置。该接收器之至少一天线接收到的信号是以M倍晶片率(chip rate)进行取样。每一样本串流以晶片率分离成M个样本资料中流。较佳对每一分裂样本资料串流进行多路径合并。然后依晶片率将该等样本资料串流合并成一个组合样本资料串流。该等化器滤波器以晶片率对该组合样本串流进行等化。滤波器系数因一修正项增添至该等化滤波器用于一先前迭代之滤波器系数而被调整。