发明名称 |
内插函数生成装置及方法、数字-模拟变换装置、数据内插装置 |
摘要 |
一种内插函数生成装置及方法、数字—模拟变换装置、数据内插装置、程序及存储介质,通过对数字输入过取样为8倍,并将该过取样数据通过乘法、加法器4~10加工成所定数字基本波形,同时通过延迟电路11<SUB>-1</SUB>~1<SUB>1-4</SUB>及乘法、加法器12~15仅进行卷积运算以获得连续的内插值,因而即使不设置会引起相位特性劣化的低通滤波器也行,同时通过将所得内插函数予以设成有限台避免了发生内插的截尾误差。并且,通过用“与”门2将过取样数据的一部分获取为输入数据,大大地简化了其后的数字基本波形加工及卷积运算。 |
申请公布号 |
CN1270443C |
申请公布日期 |
2006.08.16 |
申请号 |
CN02800550.3 |
申请日期 |
2002.03.04 |
申请人 |
神经网路处理有限公司 |
发明人 |
小柳裕喜生 |
分类号 |
H03M3/02(2006.01) |
主分类号 |
H03M3/02(2006.01) |
代理机构 |
中科专利商标代理有限责任公司 |
代理人 |
汪惠民 |
主权项 |
1.一种内插函数生成装置,其特征在于,具有:对单一的数字数据进行过取样、并将该过取样数据的一半作为输入数据获取的数据输入装置、和运算装置,其具有:为了进行所述移动平均运算或卷积运算,将依照所述数字基本波形而加工的数字数据与按过取样周期相位份将其一个个错开的几个数据予以相加的第一加法装置、将依照所述数字基本波形而加工的数字数据各错开过取样周期相位份的几个数据予以相加的第二加法装置、以及将所述第一加法装置及所述第二加法装置的输出予以相加的第三加法装置。 |
地址 |
日本国东京都 |