旋转时钟设计流程

摘要

一种使用旋转时钟来设计集成电路的方法。网表(netlist)包括一个逻辑门列表、一个寄存器列表和一个在所述门与所述寄存器之间的互连列表。计算一个时钟时滞排程表以查找用于每个寄存器的最优计时相位(clocking phase)。接着，放置单元使得逻辑门放置在寄存器附近，所述逻辑门影响所述寄存器的设立和保持时间，并且所述寄存器放置在所述旋转时钟的已知相位抽头(tap)附近。接着，基于寄存器之间的逻辑路径门的延迟，为寄存器的最优计时选择所述旋转时钟的一抽头。

主权项

1.一种使用一个旋转时钟来设计系统的方法，所述方法包含：选择一种处理技术和一个程序库；执行一个用于一个设计的定时分析；通过使用一个功率和空间限制来计算一个旋转时钟的尺度；合成包括将所有锁存器单元转换成具有零宽度的特定虚拟版本的所述设计；将所述单元放置并布线到安装在所述旋转时钟的线之间的行中；移除虚设锁存器和重新布线网以使用由所述旋转时钟所提供的所述锁存器；和移除任何过多的旋转时钟锁存器。