发明名称 |
用于JTAG测试的器件和方法 |
摘要 |
为了实现对包括在其内部具有不支持JTAG测试的输入/输出端子的半导体器件在内的印刷电路板的JTAG测试,一个器件在逻辑上被分为诸如支持JTAG测试的器件和不支持JTAG测试的器件这样的两个器件,边界扫描FF被插入到这两个器件之间,以与用相同方式配置的另一器件组合起来,并且两个器件的不支持JTAG测试的部分被等同地组合,从而被当作一个不支持JTAG测试的器件。然后,该器件被夹到支持JTAG测试的器件之间,并且进行JTAG测试。 |
申请公布号 |
CN1818700A |
申请公布日期 |
2006.08.16 |
申请号 |
CN200510084033.X |
申请日期 |
2005.07.12 |
申请人 |
富士通株式会社 |
发明人 |
石川胜哉 |
分类号 |
G01R31/28(2006.01);G01R31/26(2006.01) |
主分类号 |
G01R31/28(2006.01) |
代理机构 |
北京东方亿思知识产权代理有限责任公司 |
代理人 |
赵淑萍 |
主权项 |
1.一种半导体器件,包括:用于高速接口的不支持JTAG测试的外部端子,其中JTAG测试即为联合测试行动组测试;支持JTAG测试的外部端子;和高速输入/输出电路,用于在所述用于高速接口的不支持JTAG测试的外部端子与内部电路之间输入/输出信号,其特征在于在所述内部电路和所述高速输入/输出电路之间配备边界扫描触发器。 |
地址 |
日本神奈川县 |