| 发明名称 | 半导体器件 | ||
| 摘要 | 本发明涉及半导体器件。在通过叠置多个芯片构成的SiP中，一目的是减小SiP的厚度而不损害上侧芯片的强度且在上侧芯片大于下侧芯片的情况下不由于切割而降低可靠性。在上侧芯片的底面的中心附近通过蚀刻设置锪孔部分，该上侧芯片具有作为顶面的电路形成表面，下侧芯片设置在该锪孔部分的内侧上。 | ||
| 申请公布号 | CN1819190A | 申请公布日期 | 2006.08.16 |
| 申请号 | CN200610006073.7 | 申请日期 | 2006.01.24 |
| 申请人 | 松下电器产业株式会社 | 发明人 | 德永真也 |
| 分类号 | H01L25/00(2006.01);H01L25/065(2006.01);H01L23/488(2006.01) | 主分类号 | H01L25/00(2006.01) |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 李晓舒;魏晓刚 |
| 主权项 | 1.一种半导体器件，包括：第一半导体衬底；第二半导体衬底；以及外部连接端子，其连接至所述第一或第二半导体衬底，其中至少部分所述第一半导体衬底收纳在通过各向异性蚀刻在所述第二半导体衬底的表面上形成的凹部中。 | ||
| 地址 | 日本大阪府 | ||