| 主权项 |
1.一种晶片电性连接结构之制法,系包括: 提供至少一半导体晶片,且对应于该半导体晶片之 电极垫上形成有导电凸块,并将该半导体晶片接置 于一承载件上; 于该承载件及该半导体晶片上形成一介电层,并使 该介电层覆盖住该导电凸块; 移除部分之介电层以外露出该导电凸块;以及 于该介电层上形成电性连接至该导电凸块之电性 连接垫。 2.如申请专利范围第1项之晶片电性连接结构之制 法,其中,该电性连接垫之尺寸系略大于该导电凸 块之尺寸。 3.如申请专利范围第1项之晶片电性连接结构之制 法,其中,该电性连接垫之形成方法系包括: 于该介电层及该导电凸块外露表面形成一导电层; 于该导电层上形成一阻层,并令该阻层形成有多数 开口以外露出该介电层表面部分之导电层,且该些 开口位置系至少对应于该些导电凸块处;以及 进行电镀制程,以在该阻层之开口中形成电性连接 垫。 4.如申请专利范围第3项之晶片电性连接结构之制 法,复包括移除该阻层及其所覆盖之导电层。 5.如申请专利范围第1项之晶片电性连接结构之制 法,其中,该电性连接垫上复可进行线路增层制程 以形成线路增层结构,且该线路增层结构可电性连 接至该半导体晶片。 6.如申请专利范围第5项之晶片电性连接结构之制 法,其中,该线路增层结构包括有绝缘层,叠置于该 绝缘层上之线路层,以及贯穿该绝缘层之导电盲孔 。 7.如申请专利范围第6项之晶片电性连接结构之制 法,其中,该线路层系藉由该导电盲孔电性连接至 该半导体晶片导电凸块上之电性连接垫。 8.如申请专利范围第5项之晶片电性连接结构之制 法,其中,该线路增层结构外表面复形成有多数导 电元件,俾供该半导体晶片电性连接至外界。 9.如申请专利范围第1项之晶片电性连接结构之制 法,其中,该电性连接垫上可植设复数导电元件,俾 供该半导体晶片电性连接至外界。 10.如申请专利范围第1项之晶片电性连接结构之制 法,其中,该导电凸块系以电镀、物理沈积及化学 沈积之其中一方式形成于该晶片电极垫上。 11.如申请专利范围第1项之晶片电性连接结构之制 法,其中,该介电层系透过雷射(laser)、电浆蚀刻( plasma)、反应离子蚀刻(RIE)、以及光蚀刻(photoetching )其中一方式去除部分介电层。 12.如申请专利范围第1项之晶片电性连接结构之制 法,其中,该介电层系为感光性及非感光性材料之 任一种所构成。 13.一种晶片电性连接结构,系包括: 形成于晶片表面之电极垫,且该晶片系以其另一表 面接置于一承载件上; 形成于该电极垫上之导电凸块,且该导电凸块系凸 出于用以覆盖在该晶片及承载件上之介电层;以及 形成于该介电层上之电性连接垫,且该电性连接垫 系与外露出该介电层之导电凸块相互电性连接,以 供该晶片向外作电性延伸。 14.如申请专利范围第13项之晶片电性连接结构,其 中,该电性连接垫包含有包覆于外露之导电凸块表 面之电性连接垫。 15.如申请专利范围第13项之晶片电性连接结构,其 中,该电性连接垫之尺寸系略大于该导电凸块之尺 寸。 16.如申请专利范围第13项之晶片电性连接结构,其 中,该电性连接垫上复可进行线路增层制程以形成 线路增层结构,且该线路增层结构可电性连接至该 半导体晶片。 17.如申请专利范围第16项之晶片电性连接结构,其 中,该线路增层结构包括有绝缘层,叠置于该绝缘 层上之线路层,以及贯穿该绝缘层之导电盲孔。 18.如申请专利范围第17项之晶片电性连接结构,其 中,该线路层系藉由该导电盲孔电性连接至该半导 体晶片导电凸块上之电性连接垫。 19.如申请专利范围第17项之晶片电性连接结构,其 中,该线路增层结构外表面复形成有多数导电元件 ,俾供该半导体晶片电性连接至外界。 20.如申请专利范围第13项之晶片电性连接结构,其 中,该电性连接垫上可植设复数导电元件,俾供该 半导体晶片电性连接至外界。 21.如申请专利范围第13项之晶片电性连接结构,其 中,该导电凸块系以电镀、物理沈积、及化学沈积 之其中一方式形成于该晶片电极垫上。 图式简单说明: 第1图系为习知之FCBGA半导体封装件之剖面示意图; 第2A图至第2G系为本发明之晶片电性连接结构之制 法剖面示意图;以及 第3A图至第3C图系为于应用本发明所形成之半导体 装置剖面示意图。 |
