| 主权项 |
1.一种程式化记忆胞的方法,包括: (a)提供至少一记忆胞,其中每一该些记忆胞具有一 第一端及一第二端,而每一该些记忆胞之每一该些 第一端及第二端具有一临界电压; (b)验证该些记忆胞之该些第一端及第二端两者,用 以确认程式化的记忆胞端;以及 (c)仅程式化每一被确认程式化之该些记忆胞的该 些第一端。 2.如申请专利范围第1项所述之程式化记忆胞的方 法,更包括: (d)重复步骤(b)之验证;以及 (e)重复步骤(c)的仅程式化每一被确认程式化之该 些记忆胞的该些第二端。 3.如申请专利范围第2项所述之程式化记忆胞的方 法,更包括: 重复步骤(b)、(c)、(d),以及(e),直到每一该些记忆 胞之每一该些第一端及第二端皆被程式化至一目 标程式化电压。 4.如申请专利范围第3项所述之程式化记忆胞的方 法,其中该目标程式化电压具有多个准位。 5.如申请专利范围第3项所述之程式化记忆胞的方 法,其中该临界电压在该目标程式化电压之下/上 。 6.如申请专利范围第1项所述之程式化记忆胞的方 法,其中验证步骤包括: 由每一该些记忆胞之每一该些第一端及第二端读 取一读取电压;以及 验证每一程式化之该些记忆胞之每一该些第一端 及第二端,判断该读取电压是否未达到该目标程式 化电压。 7.如申请专利范围第1项所述之程式化记忆胞的方 法,其中步骤(c)的程式化是藉由提供一程式化电压 脉冲给确认程式化之该些记忆胞来执行。 8.如申请专利范围第1项所述之程式化记忆胞的方 法,其中该些记忆胞为单一准位/多个准位的记忆 胞。 9.如申请专利范围第1项所述之程式化记忆胞的方 法,其中该些记忆胞为非挥发性记忆胞。 10.如申请专利范围第9项所述之程式化记忆胞的方 法,其中该些记忆胞是藉由热洞注射氮电子储存( Hot-Hole Injection Nitride Electron Storage, PHINES)胞来程式 化。 11.如申请专利范围第9项所述之程式化记忆胞的方 法,其中该些记忆胞局部为奈米晶矽胞。 12.如申请专利范围第9项所述之程式化记忆胞的方 法,其中该些记忆胞为氮唯读记忆(Nitride Read Only Memory, NROM)胞。 13.如申请专利范围第1项所述之程式化记忆胞的方 法,其中该些记忆胞为挥发性记忆胞。 14.如申请专利范围第1项所述之程式化记忆胞的方 法,其中该临界电压为当每一该些记忆胞之该些第 一端及第二端中没有一个被程式化时的电压。 15.如申请专利范围第1项所述之程式化记忆胞的方 法,其中该临界电压为当每一该些记忆胞之该些第 一端及第二端皆被程式化时的电压。 16.如申请专利范围第1项所述之程式化记忆胞的方 法,其中该临界电压具有多个准位。 17.一种程式化记忆胞的方法,包括: (a)提供至少一记忆胞,其中每一该些记忆胞具有一 第一端及一第二端,而每一该些记忆胞之每一该些 第一端及第二端具有一临界电压; (b)由一记忆胞之该第一端及该第二端其中之一记 忆胞端读取一读取电压; (c)验证被程式化之该记忆胞端,判断由该记忆胞端 读取的该读取电压是否未达到一目标程式化电压; (d)重复步骤(b)及(c),直到每一该些记忆胞之每一该 些第一端及第二端皆被读取及验证; (e)仅程式化每一确认程式化之该些记忆胞之该些 第一端; (f)重复步骤(b)的读取及步骤(c)的验证,直到每一该 些记忆胞之每一该些第一端及第二端皆被读取及 验证; (g)仅程式化每一确认程式化之该些记忆胞之该些 第二端; (h)重复步骤(b)、(c)、(d)、(e)、(f),以及(g),直到每 一该些记忆胞之每一该些第一端及第二端皆被程 式化至该目标程式化电压。 18.如申请专利范围第17项所述之程式化记忆胞的 方法,其中步骤(e)及(g)的程式化是藉由提供一程式 化电压脉冲给确认程式化之该些记忆胞来执行。 19.如申请专利范围第17项所述之程式化记忆胞的 方法,其中步骤(c)的验证是藉由设置一个暂存器给 该些第一端及该些第二端其中之一端,其中该端之 临界电压未达到该目标程式化电压,而使得每一该 些记忆胞之每一该些第一端及第二端具有一对应 暂存器。 20.如申请专利范围第17项所述之程式化记忆胞的 方法,其中该些记忆胞为非挥发性记忆胞。 21.如申请专利范围第20项所述之程式化记忆胞的 方法,其中该些记忆胞是藉由热洞注射氮电子储存 (Hot-Hole Injection Nitride Electron Storage, PHINES)胞来程 式化。 22.如申请专利范围第20项所述之程式化记忆胞的 方法,其中该些记忆胞局部为奈米晶矽胞。 23.如申请专利范围第20项所述之程式化记忆胞的 方法,其中该些记忆胞为氮唯读记忆胞。 24.如申请专利范围第17项所述之程式化记忆胞的 方法,其中该些记忆胞为挥发性记忆胞。 25.如申请专利范围第17项所述之程式化记忆胞的 方法,其中该目标程式化电压具有多个准位。 26.如申请专利范围第17项所述之程式化记忆胞的 方法,其中该临界电压在该目标程式化电压之下/ 上。 27.如申请专利范围第17项所述之程式化记忆胞的 方法,其中该临界电压为当每一该些记忆胞之该些 第一端及第二端中没有一个被程式化时的电压。 28.如申请专利范围第17项所述之程式化记忆胞的 方法,其中该临界电压为当每一该些记忆胞之该些 第一端及第二端皆被程式化时的电压。 29.如申请专利范围第17项所述之程式化记忆胞的 方法,其中该临界电压具有多个准位。 30.如申请专利范围第17项所述之程式化记忆胞的 方法,其中该些记忆胞分享一字元线。 31.如申请专利范围第17项所述之程式化记忆胞的 方法,其中该些记忆胞为单一准位/多个准位的记 忆胞。 图式简单说明: 图1所绘示为一个多准位双端记忆胞之传统程式化 方法的流程图100。 图2所绘示为由传统程式化方法所程式化之9胞体 NROM阵列的临界电压Vt分布图。 图3所绘示为本发明较佳实施例之一个记忆体群组 的示范程式化方法流程图300。 图4所绘示为本发明较佳实施例之一个NROM群组的 示范群组程式化方法流程图400。 图5所绘示为本发明较佳实施例之一个9胞体NROM阵 列的临界电压Vt分布图。 图6所绘示为本发明较佳实施例之一个9胞体NROM阵 列使用传统程式化方法与使用本发明程式化方法 所得之临界电压分布的比较图。 |
