| 主权项 |
1.一种爆音消除电路,系用以消除一主机上之一音 讯编码与解码电路中之一爆音现象,该电路包括: 一第一电晶体,具有集极端、基极端以及射极端, 该第一电晶体之集极端耦接该音讯编码与解码电 路之一音讯输出端上之一电容之第一连接端,该第 一电晶体之射极端耦接地; 一第二电晶体,具有集极端、基极端以及射极端, 该第二电晶体之集极端耦接该电容之第二连接端, 该第二电晶体之射极端耦接地; 一电阻,具有第一连接端以及第二连接端,该电阻 之第一连接端耦接该主机之一待机预备电压;以及 一第三电晶体,具有集极端、基极端以及射极端, 该第三电晶体之射极端耦接该电阻之第二连接端, 该第三电晶体之基极端耦接该主机之一电源重置 电压,该第三电晶体之集极端耦接该第一电晶体之 基极端与该第二电晶体之基极端。 2.如申请专利范围第1项所述之爆音消除电路,其中 该第一电晶体为一NPN双载子接面电晶体。 3.如申请专利范围第1项所述之爆音消除电路,其中 该第二电晶体为一NPN双载子接面电晶体。 4.如申请专利范围第1项所述之爆音消除电路,其中 该第三电晶体为一PNP双载子接面电晶体。 5.一种爆音消除电路,系用以消除一主机上之一音 讯编码与解码电路中之一爆音现象,该电路包括: 一第一电晶体,具有集极端、基极端以及射极端, 该第一电晶体之集极端耦接该音讯编码与解码电 路之一第一音讯输出端上之一第一电容之第一连 接端,该第一电晶体之射极端耦接地; 一第二电晶体,具有集极端、基极端以及射极端, 该第二电晶体之集极端耦接该第一电容之第二连 接端,该第二电晶体之射极端耦接地; 一第三电晶体,具有集极端、基极端以及射极端, 该第三电晶体之集极端耦接该音讯编码与解码电 路之一第二音讯输出端上之一第二电容之第一连 接端,该第三电晶体之射极端耦接地; 一第四电晶体,具有集极端、基极端以及射极端, 该第四电晶体之集极端耦接该第二电容之第二连 接端,该第四电晶体之射极端耦接地; 一电阻,具有第一连接端以及第二连接端,该电阻 之第一连接端耦接该主机之一待机预备电压;以及 一第五电晶体,具有集极端、基极端以及射极端, 该第五电晶体之射极端耦接该电阻之第二连接端, 该第五电晶体之基极端耦接该主机之一电源重置 电压,该第五电晶体之集极端耦接该第一电晶体之 基极端、该第二电晶体之基极端、该第三电晶体 之基极端以及该第四电晶体之基极端。 6.如申请专利范围第5项所述之爆音消除电路,其中 该第一电晶体为一NPN双载子接面电晶体。 7.如申请专利范围第5项所述之爆音消除电路,其中 该第二电晶体为一NPN双载子接面电晶体。 8.如申请专利范围第5项所述之爆音消除电路,其中 该第三电晶体为一NPN双载子接面电晶体。 9.如申请专利范围第5项所述之爆音消除电路,其中 该第四电晶体为一NPN双载子接面电晶体。 10.如申请专利范围第5项所述之爆音消除电路,其 中该第五电晶体为一PNP双载子接面电晶体。 11.一种爆音消除电路,系用以消除一主机上之一音 讯编码与解码电路中之一爆音现象,该电路包括: 一第一电子开关,具有输入端、输出端以及致能端 ,该第一电子开关之输入端耦接该音讯编码与解码 电路之一音讯输出端上之一电容之第一连接端,该 第一电子开关之输出端耦接地; 一第二电子开关,具有输入端、输出端以及致能端 ,该第二电子开关之输入端耦接该电容之第二连接 端,该第二电子开关之输出端耦接地;以及 一控制器,具有第一输入端、第二输入端以及输出 端,该控制器之第一输入端耦接该主机之一待机预 备电压,该控制器之第二输入端耦接该主机之一电 源重置电压,该控制器之输出端耦接该第一电子开 关之致能接端与该第二电子开关之致能端,其中当 该电源重置电压为一低准位电压时,该控制器致能 该第一电子开关以及该第二电子开关。 12.如申请专利范围第11项所述之爆音消除电路,其 中该控制器包括: 一电阻,具有第一连接端以及第二连接端,该电阻 之第一连接端耦接该持机预备电压;以及 一PNP双载子接面电晶体,具有集极端、基极端以及 射极端,该PNP双载子接面电晶体之射极端耦接该电 阻之第二连接端,该PNP双载子接面电晶体之基极端 耦接该电源重置电压,该PNP双载子接面电晶体之集 极端耦接该第一电子开关之致能端与该第二电子 开关之致能端。 13.如申请专利范围第11项所述之爆音消除电路,其 中该第一电子开关为一NPN双载子接面电晶体。 14.如申请专利范围第11项所述之爆音消除电路,其 中该第二电子开关为一NPN双载子接面电晶体。 15.如申请专利范围第11项所述之爆音消除电路,其 中该主机为一桌上型个人电脑。 16.如申请专利范围第11项所述之爆音消除电路,其 中该主机为一笔记型电脑。 17.如申请专利范围第11项所述之爆音消除电路,其 中该主机为一个人数位助理。 18.如申请专利范围第15项所述之爆音消除电路,其 中该音讯编码与解码电路为内建于该桌上型个人 电脑之主机板上。 19.如申请专利范围第15项所述之爆音消除电路,其 中该音讯编码与解码电路为内建于该桌上型个人 电脑中之一音效卡上。 图式简单说明: 第1图绘示的是习知之音讯编码与解码电路之电路 方块图;以及 第2图绘示的是根据本发明较佳实施例中之爆音消 除电路之电路方块图。 |
