| 主权项 |
1.一种积层型电子组件之制造方法,其包括: 形成印刷电路基板之步骤; 在前述印刷电路基板之表面形成电极层之步骤; 积层形成前述电极层之印刷电路基板,并形成高速 、低功耗晶片之步骤;以及 烧成前述高速、低功耗晶片之步骤; 其特征在于: 在积层形成前述电极层之印刷电路基板之前,在形 成前述电极层之印刷电路基板之电极层侧表面上 形成接着层; 经由前述接着层积层形成前述电极层之印刷电路 基板。 2.如申请专利范围第1项所述之积层型电子组件之 制造方法,其中前述电极层不使用接着层,而形成 于前述印刷电路基板的表面。 3.如申请专利范围第1或2项所述之积层型电子组件 之制造方法,其中前述接着层的厚度为0.02-0.3m。 4.如申请专利范围第1或2项所述之积层型电子组件 之制造方法,其中前述印刷电路基板是可由第1支 持基板的表面剥离而形成。 5.如申请专利范围第1或2项所述之积层型电子组件 之制造方法,其中前述接着层的厚度为1.5m以下 。 6.如申请专利范围第1或2项所述之积层型电子组件 之制造方法,其中前述电极层的厚度为1.5m以下 。 7.如申请专利范围第1或2项所述之积层型电子组件 之制造方法,其中前述印刷电路基板与前述电极层 之合计厚度为3.0m以下。 8.如申请专利范围第1或2项所述之积层型电子组件 之制造方法,其中前述电极层是以既定图案形成于 印刷电路基板的表面,在未形成前述电极层之印刷 电路基板的表面形成与前述电极层实质相同厚度 之空白图案层,且前述空白图案层是以与前述印刷 电路基板实质相同材质构成。 9.如申请专利范围第4项所述之积层型电子组件之 制造方法,其中在积层形成前述电极层之印刷电路 基板之前,从形成前述电极层之印刷电路基板剥离 前述第1支持基板; 且在剥离前述第1支持基板的状态,于其他的印刷 电路基板上积层形成前述电极层之印刷电路基板 的反电极层侧表面。 10.如申请专利范围第4项所述之积层型电子组件之 制造方法,其中在有前述第1支持基板的状态,于其 他的印刷电路基板上积层形成前述电极层之印刷 电路基板的电极层侧表面; 且在积层形成前述电极层之印刷电路基板之后,从 形成前述电极层之印刷电路基板剥离前述第1支持 基板。 11.如申请专利范围第1或2项所述之积层型电子组 件之制造方法,其中前述接着层是以转写法形成。 12.如申请专利范围第11项所述之积层型电子组件 之制造方法,其中前述接着层最初是以能从第2支 持基板的表面剥离,且在形成前述电极层之印刷电 路基板的电极层表面按压转写而形成。 13.如申请专利范围第1或2项所述之积层型电子组 件之制造方法,其中前述接着层是以涂布法形成。 14.如申请专利范围第13项所述之积层型电子组件 之制造方法,其中前述接着层是以晶片点胶法在形 成前述电极层之印刷电路基板的电极层侧表面直 接涂布而形成。 图式简单说明: 第1图系本发明之一实施型态之积层陶瓷电容的概 略剖面图。 第2A图系绘示本发明之一实施型态之电极层的形 成方法的主要部份剖面图。 第2B图系显示第2A图后续之步骤的主要部份剖面图 。 第3A图系绘示本发明之一实施型态之接着层的形 成方法的主要部份剖面图。 第3B图系显示第3A图后续之步骤的主要部份剖面图 。 第3C图系显示第3B图后续之步骤的主要部份剖面图 。 第4A图系绘示本发明之一实施型态之形成电极层 的印刷电路基板的积层方法的主要部份部面图。 第4B图系显示第4A图后续之步骤的主要部份剖面图 。 第5A图系显示第4B图后续之步骤的主要部份剖面图 。 第5B图系显示第5A图后续之步骤的主要部份剖面图 。 第6A图系绘示本发明之另一实施型态之形成电极 层的印刷电路基板的积层方法的主要部份剖面图 。 第6B图系显示第6A图后续之步骤的主要部份剖面图 。 第6C图系显示第6B图后续之步骤的主要部份剖面图 。 第7A图系显示第6C图后续之步骤的主要部份剖面图 。 第7B图系显示第7A图后续之步骤的主要部份剖面图 。 第7C图系显示第7B图后续之步骤的主要部份剖面图 。 |
