| 主权项 |
1.一种快闪记忆胞制造方法,其包括: 提供一具第一导电性之半导体基底; 形成一穿隧氧化层(tunnel oxide layer)于该半导体基 底上; 形成一第一导电层于该穿隧氧化层上; 形成一绝缘层于该第一导电层上; 形成一第二导电层于该绝缘层上; 图案蚀刻该第二导电层,以形成一周边区域于该半 导体基底之一曝露的部份表面上及一记忆胞区域 于该半导体基底上残留的该第二导电层上; 形成一闸氧化层(gate oxide layer)于该曝露的部份表 面及该第二导电层上; 形成一第三导电层于该闸氧化层上; 图案蚀刻该第三导电层,以形成一第一闸电极(first gate electrode)于该周边区域之该闸氧化层上及曝露 出该记忆胞区域之该闸氧化层; 形成一对具电性与该第一导电性相反之第二导电 性之轻掺杂汲极区于该第一闸电极一侧壁下方该 半导体基底中; 形成一介电层于该周边区域之该第一闸电极上及 该记忆胞区域之该闸氧化层上; 非等向性蚀刻该介电层直至曝露该记忆胞区域之 该第二导电层,以形成一间隙壁于该周边区域之该 第一闸电极之该侧壁上; 形成一具该第二导电性之源极/汲极区邻接每一该 轻掺杂汲极区;及 图案蚀刻该记忆胞区域之该第二导电层、该绝缘 层、该第一导电层及该穿隧氧化层,以形成一第二 闸电极。 2.如申请专利范围第1项所述之快闪记忆胞制造方 法,其中上述之第一导电性为N型导电性及P型导电 性任一者。 3.如申请专利范围第1项所述之快闪记忆胞制造方 法,其中上述之穿隧氧化层包含由热氧化法形成之 二氧化矽。 4.如申请专利范围第1项所述之快闪记忆胞制造方 法,其中上述之第一导电层包含多晶矽,系以低压 化学气相沈积法,在温度约600~650℃下,使用反应气 体SiH4沈积形成。 5.如申请专利范围第1项所述之快闪记忆胞制造方 法,其中上述之绝缘层为一氧化物/氮化物/氧化物( ONO)堆叠介电层,系包括一顶部二氧化矽层、一中 间氮化矽层及一底部二氧化矽层。 6.如申请专利范围第5项所述之快闪记忆胞制造方 法,其中上述之氧化物/氮化物/氧化物(ONO)堆叠介 电层之该顶部二氧化矽层系以化学气相沈积法形 成。 7.如申请专利范围第5项所述之快闪记忆胞制造方 法,其中上述之氧化物/氮化物/氧化物(ONO)堆叠介 电层之该中间氮化矽层系以低压化学气相沈积法, 在温度约700~800℃下,使用反应气体SiH2Cl2及NH3沈积 形成。 8.如申请专利范围第5项所述之快闪记忆胞制造方 法,其中上述之氧化物/氮化物/氧化物(ONO)堆叠介 电层之该底部二氧化矽层系以化学气相沈积法形 成。 9.如申请专利范围第1项所述之快闪记忆胞制造方 法,其中上述之第二导电层包含多晶矽,系以低压 化学气相沈积法,在温度约600~650℃下,使用反应气 体SiH4沈积形成。 10.如申请专利范围第1项所述之快闪记忆胞制造方 法,其中上述之闸氧化层包含由热氧化法形成之二 氧化矽。 11.如申请专利范围第1项所述之快闪记忆胞制造方 法,其中上述之第三导电层包含多晶矽,系以低压 化学气相沈积法,在温度约600~650℃下,使用反应气 体SiH4沈积形成。 12.如申请专利范围第1项所述之快闪记忆胞制造方 法,其中上述之介电层包含二氧化矽,系以低压化 学气相沈积法,在温度约650~850℃下,使用反应气体 四乙基邻矽酸盐(TEOS)(tetra-ethyl-ortho-silicate)沈积形 成。 13.一种具氧化物/氮化物/氧化物堆叠闸极介电层 之快闪式可电抹除及程式化唯读记忆胞制造方法, 其包括: 提供一具第一导电性之半导体基底; 形成一穿隧氧化层于该半导体基底上; 形成一第一多晶矽层于该穿隧氧化物层上; 形成一氧化物/氮化物/氧化物(ONO)堆叠介电层于该 第一多晶矽层上,系依次形成一第一二氧化矽层、 一氮化矽层及一第二二氧化矽层于该第一多晶矽 层上; 形成一第二多晶矽层于该氧化物/氮化物/氧化物( ONO)堆叠介电层上; 图案蚀刻该第二多晶矽层,以形成一周边区域于该 半导体基底之一曝露的部份表面上及一记忆胞区 域于该半导体基底上残留的该第二多晶矽层上; 形成一闸氧化层(gate oxide layer)于该曝露的部份表 面及该第二多晶矽层上; 形成一第三多晶矽层于该闸氧化层上; 图案蚀刻该第三多晶矽层,以形成一第一闸电极( first gate electrode)于该周边区域之该闸氧化层上及 曝露出该记忆胞区域之该闸氧化层; 形成一对具电性与该第一导电性相反之第二导电 性之轻掺杂汲极区于该第一闸电极一侧壁下方该 半导体基底中; 形成一二氧化矽层于该周边区域之该第一闸电极 上及该记忆胞区域之该闸氧化层上; 非等向性蚀刻该二氧化矽层直至曝露该记忆胞区 域之该第二多晶矽层,以形成一间隙壁于该周边区 域之该第一闸电极之该侧壁上; 形成一具该第二导电性之源极/汲极区邻接每一该 轻掺杂汲极区;及 图案蚀刻该记忆胞区域之该第二多晶矽层、该氧 化物/氮化物/氧化物堆叠介电层、该第一多晶矽 层及该穿隧氧化层,以形成一第二闸电极。 14.如申请专利范围第13项所述之具氧化物/氮化物/ 氧化物堆叠闸极介电层之快闪式可电抹除及程式 化唯读记忆胞制造方法,其中上述之氧化物/氮化 物/氧化物堆叠介电层之该第一二氧化矽层系以化 学气相沈积法形成。 15.如申请专利范围第13项所述之具氧化物/氮化物/ 氧化物堆叠闸极介电层之快闪式可电抹除及程式 化唯读记忆胞制造方法,其中上述之氧化物/氮化 物/氧化物堆叠介电层之该氮化矽层系以低压化学 气相沈积法,在温度约700~800℃下,使用反应气体SiH2 Cl2及NH3沈积形成。 16.如申请专利范围第13项所述之具氧化物/氮化物/ 氧化物堆叠闸极介电层之快闪式可电抹除及程式 化唯读记忆胞制造方法,其中上述之氧化物/氮化 物/氧化物堆叠介电层之该第二二氧化矽层系以化 学气相沈积法形成。 图式简单说明: 第一A图至第一D图系根据本发明一较佳具体实施 例之快闪式可电抹除及可程式化唯读记忆胞周边 区域的各种形成步骤截面示意图;及 第二A图至第二E图系根据本发明较佳具体实施例 之快闪式可电抹除及可程式化唯读记忆胞记忆胞 区域的各种形成步骤截面示意图。 |
