| 主权项 |
1.一种形成一封装装置之方法,包括: 提供一封装基板,其具有一第一侧及一第二侧,且 具有位于该第一侧之多个第一衬垫及位于该第二 侧之多个第二衬垫; 将一第一积体电路放置在该第一侧及将一第二积 体电路放置在一第二侧,其中晶粒附着材料被插入 该第一积体电路与该第二积体电路之间; 将该第一积体电路电气连接至该等第一衬垫且将 该第二积体电路电气连接至该等第二衬垫;以及 藉由施加测试探针于该等第一衬垫及该等第二衬 垫以测试该第一积体电路与该第二积体电路, 其中至少一第一衬垫电气独立于所有第二衬垫,及 其中封胶材料并非位于至少一衬垫上方。 2.如申请专利范围第1项之方法,其中该附着步骤之 进一步特征为: 在将该第二积体电路放置于该第二侧前将该第一 积体电路放置于该第一侧。 3.如申请专利范围第2项之方法,其中该电气连接步 骤之进一步特征为: 在将该第二积体电路电气连接至该等第二衬垫前 将该第一积体电路电连接至该等第一衬垫。 4.一种形成一封装装置之方法,包括: 提供一封装基板,其具有一沿着一第一平面之第一 表面及一沿着一第二平面之第二表面; 其中该封装基板在该第一平面与该第二平面间具 有一空腔,且其中该封装基板于该第一表面上具有 多个第一衬垫且于该第二表面上具有多个第二衬 垫; 将一第一积体电路放置于空腔中; 将一第二积体电路放置于邻接空腔外面之第一积 体电路,使得晶粒附着材料被插入该第一积体电路 与该第二积体电路之间; 在该第一积体电路与该第二积体电路上沈积封胶 材料; 将该第一积体电路电气连接至该等第一衬垫且将 该第二积体电路电气连接至该等第二衬垫;以及 藉由施加多个测试探针于该等第一衬垫及该等第 二衬垫以测试该第一积体电路与该第二积体电路, 其中至少一第一衬垫电气独立于所有第二衬垫,及 其中该封胶材料并非位于至少一衬垫上方。 5.如申请专利范围第4项之方法,其中沈积步骤包含 : 在放置该第二积体电路步骤前将该封胶材料之第 一部份沈积于该第一积体电路之上;以及 将该封胶材料之第二部份沈积于该第二积体电路 之上。 6.如申请专利范围第5项之方法,进一步包含: 在沈积该封胶材料之第二部份之步骤前将一第三 积体电路放置于邻接该第二积体电路处。 7.如申请专利范围第6项之方法,其中该第三积体电 路系以至少部份位于该第一积体电路与该第二积 体电路中至少一者上方之方式堆叠。 8.如申请专利范围第5项之方法,其中沈积该封胶材 料之第一部份之步骤包括转换模塑该封胶材料,且 其中沈积该封胶材料之第二部分的步骤包括转换 模塑该封胶材料。 9.如申请专利范围第4项之方法,其中该封装基板进 一步包括该第一表面上的多个第一结合指与第二 表面上的多个第二结合指。 10.如申请专利范围第9项之方法,其中该电气连接 该第一积体电路步骤包括电线结合。 11.如申请专利范围第4项之方法,其中该封装基板 进一步包括一沿着该基板之第二平面的支持组件 。 12.如申请专利范围第11项之方法,其中该支持组件 系位于该第一积体电路与该第二积体电路之间。 13.如申请专利范围第12项之方法,其中该支持组件 可导电。 14.如申请专利范围第11项之方法,进一步包括在放 置该第二积体电路的步骤之前,移除该支持组件。 15.如申请专利范围第14项之方法,其中该支持组件 是胶带。 16.一种形成一封装装置之方法,包括: 提供一封装基板,其具有一沿着一第一平面之第一 表面及一沿着一第二平面之第二表面,其中该封装 基板在该第一平面与该第二平面间具有一空腔; 将一第一积体电路放置于该空腔中; 将一第二积体电路放置于邻接空腔外面之第一积 体电路,使得一支持组件被插入该第一积体电路与 该第二积体电路之间;以及 在该第一积体电路与该第二积体电路上沈积封胶 材料; 其中该封装基板并非由封胶材料所形成,且其中该 沈积步骤包括: 在放置该第二积体电路步骤前将该封胶材料之第 一部份沈积于该第一积体电路之上;以及 将该封胶材料之第二部份沈积于该第二积体电路 之上, 其中该方法进一步包括在沈积该封胶材料之第二 部份的步骤前将一第三积体电路放置于邻接该第 二积体电路处, 其中该方法进一步包括: 将该第一积体电路电气连接至多个第一衬垫,其中 该等第一衬垫位于该第一表面; 将该第二积体电路电气连接至多个第二衬垫,其中 该等第二衬垫位于该第二表面;以及 藉由施加多个测试探针于该等第一衬垫及该等第 二衬垫以测试该第一积体电路与该第二积体电路 。 17.一种形成一封装装置之方法,包括: 提供一封装基板,其具有一第一侧及一第二侧; 在该第一侧提供多个第一衬垫; 在该第二侧提供多个第二衬垫; 提供一安装于该封装基板之第一积体电路; 提供一安装于该封装基板之第二积体电路;以及 提供一邻接于该第二积体电路之第三积体电路, 其中该第一积体电路电气连接至该等第一衬垫且 该第二积体电路电气连接至该等第二衬垫, 其中该等第一衬垫与该等第二衬垫之进一步特征 在于可用于容纳测试探针以供测试,以及 其中该等第一衬垫与该等第二衬垫之一者不被一 封胶材料所覆盖且被暴露以容纳该等测试探针之 一。 18.如申请专利范围第17项之方法,其中该基板之进 一步特征在于具有一空腔且该第一积体电路之进 一步特征为位于该空腔内。 19.如申请专利范围第18项之方法,其中该第二积体 电路系藉由黏附晶粒附着胶带安装于基板。 20.如申请专利范围第19项之方法,其中该第一积体 电路系邻接于该第二积体电路。 21.如申请专利范围第20项之方法,进一步包括于该 第一积体电路与该第二积体电路之间提供一支持 组件。 22.如申请专利范围第21项之方法,其中该支持组件 包括晶粒附着材料。 图式简单说明: 图1-12包含根据本发明之一具体实施例所形成之封 装装置的连续剖面图说明;及 图13-23包含根据本发明之另一具体实施例所形成 之封装装置的连续剖面图说明。 |
