| 主权项 |
1.一种非挥发性记忆体的制造方法,包括: 于一基底形成一堆叠结构,该堆叠结构包括下层之 一闸介电层与位于该闸介电层上方之一控制闸极; 于该堆叠结构的顶部、侧壁与裸露之该基底上,分 别形成一第一介电层、一第二介电层与一第三介 电层;以及 于该堆叠结构的顶部及侧壁覆盖一电荷储存层,并 且于该电荷储存层两侧的该基底上形成一对辅助 闸极,且该等辅助闸极与该电荷储存层之间相距一 间隙。 2.如申请专利范围第1项所述之非挥发性记忆体的 制造方法,其中该电荷储存层的材质包括多晶矽、 氮化矽或高介电常数之材料。 3.如申请专利范围第1项所述之非挥发性记忆体的 制造方法,其中该闸介电层为一单层介电层或一多 层之介电堆叠层。 4.如申请专利范围第1项所述之非挥发性记忆体的 制造方法,其中该第一介电层或该第二介电层为一 单层介电层或一多层之介电堆叠层。 5.如申请专利范围第4项所述之非挥发性记忆体的 制造方法,其中于该堆叠结构的顶部、侧壁与裸露 之该基底上分别形成该第一介电层、该第二介电 层与该第三介电层的方法包括于该基底上形成一 介电材料层,覆盖该堆叠结构与该基底。 6.如申请专利范围第4项所述之非挥发性记忆体的 制造方法,其中于该堆叠结构的顶部、侧壁与裸露 之该基底上分别形成该第一介电层、该第二介电 层与该第三介电层的方法包括: 于该基底上形成一第一介电材料层与一第二介电 材料层,覆盖该堆叠结构与该基底; 移除部分该第一介电材料层与该第二介电材料层, 以于该堆叠结构的侧壁形成一对复合介电间隙壁; 以及 于该基底上形成一第三介电材料层,覆盖该堆叠结 构、该对复合介电间隙壁与该基底。 7.一种非挥发性记忆体的制造方法,包括: 于一基底形成一堆叠结构,该堆叠结构由该基底依 序为一闸介电层、一控制闸极与一介电堆叠层; 于该基底上形成一第一介电材料层与一第二介电 材料层,覆盖该堆叠结构与该基底; 于该堆叠结构的侧壁形成一对复合介电间隙壁; 于该基底上形成一第三介电材料层,覆盖该堆叠结 构、该对复合介电间隙壁与该基底;以及 于该堆叠结构的顶部及侧壁覆盖一电荷储存层,并 且于该电荷储存层两侧的该基底上形成一对辅助 闸极,其中各该辅助闸极与该电荷储存层之间相距 一间隙。 8.如申请专利范围第7项所述之非挥发性记忆体的 制造方法,其中该电荷储存层的材质包括多晶矽、 氮化矽或高介电常数之材料。 9.如申请专利范围第7项所述之非挥发性记忆体的 制造方法,其中该闸介电层为一单层介电层或一多 层之介电堆叠层。 10.一种非挥发性记忆体,包括: 一基底; 一堆叠结构,配置在该基底上,该堆叠结构包括下 层之一闸介电层与位于其上之一控制闸极; 一电荷储存层,覆盖该堆叠结构顶部与侧壁; 一第一介电层,配置在该堆叠结构顶部与该电荷储 存层之间; 一第二介电层,配置在该堆叠结构侧壁与该电荷储 存层之间; 一第三介电层,配置在该电荷储存层与该基底之间 ; 一对辅助闸极,配置在该堆叠结构两侧的该基底上 ,且与该电荷储存层相距一间隙;以及 一第四介电层,配置在各该辅助闸极与该基底之间 。 11.如申请专利范围第10项所述之非挥发性记忆体, 其中该电荷储存层的材质包括多晶矽、氮化矽或 高介电常数之材料。 12.如申请专利范围第10项所述之非挥发性记忆体, 其中该闸介电层、该第一介电层或该第二介电层 为一单层介电层或一多层之介电堆叠层。 13.一种非挥发性记忆体之操作方法,适于一非挥发 性记忆体,该非挥发性记忆体至少包括位于一基底 上之一控制闸极,覆盖该控制闸极顶部与侧壁之一 电荷储存层,位于该控制闸极两侧、且与该电荷储 存层相距一间隙之一第一辅助闸极与一第二辅助 闸极,该操作方法包括进行一第一程式化: 于该控制闸极施加一第一电压,于该第一辅助闸极 施加一第二电压而使位于该第一辅助闸极下方之 该基底形成一汲极反转区,于该汲极反转区施加一 第三电压,并且设定该第二辅助闸极使其成为浮置 ,其中电压値由小至大依序为该第三电压、该第二 电压与该第一电压,以使电子藉由FN穿隧由该汲极 反转区进入靠近该汲极反转区之该电荷储存层中 。 14.如申请专利范围第13项所述之非挥发性记忆体 之操作方法,其中该第一电压为14~20伏特,该第二电 压为5~10伏特,该第三电压为0伏特。 15.如申请专利范围第13项所述之非挥发性记忆体 之操作方法,或者包括进行一第二程式化: 于该控制闸极施加一第四电压,于该第一辅助闸极 与该第二辅助闸极施加一第五电压,而使位于该第 一辅助闸极与该第二辅助闸极下方之该基底分别 形成一汲极反转区与一源极反转区,于该汲极反转 区施加一第六电压,于该源极反转区施加一第七电 压,其中电压値由小至大依序为该第七电压、该第 六电压、该第四电压与该第五电压,以使电子藉由 通道热电子效应(CHE)由该源极反转区进入靠近该 汲极反转区之该电荷储存层中。 16.如申请专利范围第15项所述之非挥发性记忆体 之操作方法,其中该第四电压为5~10伏特,该第五电 压为5~10伏特,该第六电压为4~6伏特,该第七电压为0 伏特。 17.如申请专利范围第13项所述之非挥发性记忆体 之操作方法,其中在进行抹除时,于该控制闸极施 加一第八电压,于该第二辅助闸极施加一第九电压 而使位于该第二辅助闸极下方之该基底形成一源 极反转区,于该源极反转区施加一第十电压,并且 设定该第一辅助闸极使其成为浮置,其中该电压値 由小至大依序为该第十电压、该第九电压与该第 八电压,以使电子藉由-FN穿隧由靠近该源极反转区 之该电荷储存层中进入该源极反转区。 18.如申请专利范围第17项所述之非挥发性记忆体 之操作方法,其中该第八电压为-8~-12伏特,该第九 电压为5~10伏特,该第十电压为4~6伏特。 19.如申请专利范围第13项所述之非挥发性记忆体 之操作方法,其中在进行读取时,于该控制闸极施 加一第十一电压,于该第一辅助闸极与该第二辅助 闸极施加一第十二电压,而使位于该第一辅助闸极 与该第二辅助闸极下方之该基底分别形成一汲极 反转区与一源极反转区,于该汲极反转区施加一第 十三电压,于该源极反转区施加一第十四电压,其 中电压値由小至大依序为该第十四电压、该第十 三电压、该第十一电压与该第十二电压,以读取储 存于该电荷储存层中之位元。 20.如申请专利范围第19项所述之非挥发性记忆体 之操作方法,其中该第十一电压为3~5伏特,该第十 二电压为5~10伏特,该第十三电压为1~2伏特,该第十 四电压为0伏特。 图式简单说明: 图1A至图1C是依照本发明一较佳实施例的一种非挥 发性记忆体之制造流程剖面示意图。 图2A至图2C是依照本发明另一较佳实施例的一种非 挥发性记忆体之制造流程剖面示意图。 图3A至图3D是依照本发明又一较佳实施例的一种非 挥发性记忆体之制造流程剖面示意图。 图4是依照本发明一较佳实施例的一种非挥发性记 忆体之剖面示意图。 图5是依照本发明另一较佳实施例的一种非挥发性 记忆体之剖面示意图。 图6是依照本发明又一较佳实施例的一种非挥发性 记忆体之剖面示意图。 图7是本发明之图4的非挥发性记忆体其在进行程 式化之示意图。 图8是本发明之图4的非挥发性记忆体其在进行另 一形式之程式化的示意图。 图9是本发明之图4的非挥发性记忆体其在进行抹 除之示意图。 图10是本发明之图4的非挥发性记忆体其在进行读 取之示意图。 |
