| 主权项 |
1.一种基底接触物(substrate contact),适用于一半导体 晶片,该半导体晶片形成于一基底上且包括一密封 环区位于一积体电路区之周围,该基底接触物包括 : 一接触沟槽,延伸通过一浅沟槽隔离区以及一覆盖 该基底之绝缘物,且位于该积体电路区之外,该接 触沟槽大体填入有一导电材料,使得该基底电性连 结于该密封环区之一金属内连物。 2.如申请专利范围第1项所述之基底接触物,其中该 接触沟槽系形成于该密封环区内。 3.如申请专利范围第7项所述之基底接触物,其中该 接触沟槽系耦接于一密封环接触物,该密封环接触 物形成于该基底接触物与该金属内连物间之一介 电层内。 4.如申请专利范围第1项所述之基底接触物,其中该 接触沟槽系形成于一隔离区内。 5.如申请专利范围第4项所述之基底接触物,其中该 隔离区系设置于该密封环区与该积体电路区之间, 该基底接触物系耦接于一隔离区接触物,该隔离区 接触物形成于该基底接触物与该金属内连物间之 一介电层内。 6.如申请专利范围第1项所述之基底接触物,更包括 一金属矽化物层,位于该基底接触物之一上表面上 。 7.如申请专利范围第1项所述之基底接触物,其中该 基底内包括一井区,该基底接触物经由该井区而电 性连结于该金属内连物。 8.一种基底接触物之制造方法,适用于一半导体晶 片,该半导体晶片形成于一基底上且包括一密封环 区位于一积体电路区之周围,该制造方法包括下列 步骤: 形成一接触沟槽,通过一浅沟槽隔离区以及一覆盖 该基底之绝缘物,且位于该积体电路区外;以及 形成一导电材料于该接触沟槽内,使得该基底电性 连结于该密封环区之一金属内连物。 9.如申请专利范围第8项所述之基底接触物之制造 方法,其中该接触沟槽系形成于该密封环区内。 10.如申请专利范围第9项所述之基底接触物之制造 方法,其中该基底接触结构系耦接于一密封环接触 物,该密封环接触物形成于该基底接触物与该金属 内连物间之一介电层内。 11.如申请专利范围第8项所述之基底接触物之制造 方法,其中该接触沟槽系形成于一隔离区内。 12.如申请专利范围第11项所述之基底接触物之制 造方法,其中该隔离区系设置于该密封环区与该积 体电路区之间,该基底接触物系耦接于一隔离区接 触物,该隔离区接触物形成于该基底接触物与该金 属内连物间之一介电层内。 13.如申请专利范围第8项所述之基底接触物之制造 方法,更包括形成一金属矽化物层于该基底接触物 上之步骤。 14.如申请专利范围第8项所述之基底接触物之制造 方法,其中该基底接触物经由形成于该基底内之一 井区而电性连结于该金属内连物。 15.一种半导体晶片,具有一密封环区,该密封环区 包含一金属内连物插设于一金属层间介电层内,且 设置于一隔离区与一积体电路区之周围,该半导体 晶片包括: 一绝缘层上覆矽基底,包括: 一下方基底; 一埋入绝缘层,覆盖该下方基底;以及 一上方矽层,位于部分之该埋入绝缘层上方;以及 一基底接触物,包括一接触沟槽延伸通过该埋入绝 缘层且位于该积体电路区外部,该接触沟槽大体填 入有一导电材料,使得该下方基底电性连结于该密 封环区内之该密封环之该金属内连物。 16.如申请专利范围第15项所述之半导体晶片,其中 该接触沟槽系形成于该密封环区内。 17.如申请专利范围第16项所述之半导体晶片,其中 该基底接触物系耦接于一密封环接触物,该密封环 接触物形成于该基底接触物与该金属内连物间之 一介电层内。 18.如申请专利范围第15项所述之半导体晶片,其中 该接触沟槽系形成于一隔离区内。 19.如申请专利范围第18项所述之半导体晶片,其中 该隔离区系设置于该密封环区与该积体电路区之 间,该基底接触物系耦接于一隔离区接触物,该隔 离区接触物形成于该基底接触物与该金属内连物 间之一介电层内。 20.如申请专利范围第15项所述之半导体晶片,更包 括一金属矽化物层,位于该基底接触物上。 21.如申请专利范围第15项所述之半导体晶片,其中 该接触沟槽通过该埋入绝缘层上方之一浅沟槽隔 离区,该基底接触物经由该下方基底内之一井区而 电性连结于该金属内连物。 22.如申请专利范围第15项所述之半导体晶片,其中 该下方基底之表面定向可择自(100)、(110)与(11l)所 组成族群中之一。 23.如申请专利范围第15项所述之半导体晶片,其中 该埋入绝缘层为一埋入氧化层。 24.如申请专利范围第15项所述之半导体晶片,其中 该密封环包括复数个金属内连物。 25.如申请专利范围第15项所述之半导体晶片,其中 该密封环包括复数个金属层间介电层。 26.如申请专利范围第15项所述之半导体晶片,其中 该埋入绝缘层之厚度少于5000埃。 27.如申请专利范围第15项所述之半导体晶片,其中 该上方矽层之厚度少于3000埃。 28.如申请专利范围第13项所述之半导体晶片,其中 该密封环包括由不同于该接触沟槽之导电材料之 一导电材料所形成之至少一介层窗。 29.一种半导体晶片之制造方法,包括下列步骤: 形成一绝缘层上覆矽基底,包括下列步骤: 提供一下方基底; 形成一埋入绝缘层于该下方基底之上方;以及 形成一上方矽层于部分之该埋入绝缘层之上方; 形成一积体电路于该绝缘层上覆矽基底之一积体 电路区内; 形成一基底接触物,包括下列步骤: 形成一接触沟槽通过该埋入绝缘层以及该积体电 路区之外部;以及 沉积一导电材料于该接触沟槽内;以及 形成一密封环于该积体电路区周围之一密封环区 内,其包括一金属内连物插设于一金属层间介电层 内,该基底接触物允许该下方基底电性连结于该密 封环区内之该密封环之该金属内连物。 30.如申请专利范围第29项所述之半导体晶片之制 造方法,其中该接触沟槽系形成于该密封环区内。 31.如申请专利范围第30项所述之半导体晶片之制 造方法,其中该基底接触物系耦接于一密封环接触 物,该密封环接触物形成于该基底接触物与该金属 内连物间之一层间介电层内。 32.如申请专利范围第29项所述之半导体晶片之制 造方法,其中该接触沟槽系形成于一隔离区内。 33.如申请专利范围第32项所述之半导体晶片之制 造方法,其中该隔离区系设置于该密封环区与该积 体电路区之间,该基底接触物系耦接于一隔离区接 触物,该隔离区接触物形成于该基底接触物与该金 属内连物间之一层间介电层内。 34.如申请专利范围第29项所述之半导体晶片之制 造方法,其中形成该基底接触物更包括形成一金属 矽化物层于该基底接触物上之步骤。 35.如申请专利范围第29项所述之半导体晶片之制 造方法,其中该接触沟槽通过该埋入绝缘层上方之 一浅沟槽隔离区,该基底接触物经由该下方基底内 之一井区而电性连结于该密封环区之该金属内连 物。 36.如申请专利范围第29项所述之半导体晶片之制 造方法,其中该下方基底之表面定向择自(100)、(110 )与(111)所组成族群中之一。 37.如申请专利范围第29项所述之半导体晶片之制 造方法,其中该埋入绝缘层为一埋入氧化层。 38.如申请专利范围第29项所述之半导体晶片之制 造方法,其中该密封环包括复数个交叉设置之金属 内连物与金属层间介电层。 39.如申请专利范围第29项所述之半导体晶片之制 造方法,其中该埋入绝缘层之厚度少于5000埃,而该 上方矽层之厚度少于3000埃。 40.如申请专利范围第29项所述之半导体晶片之制 造方法,其中该密封环包括由不同于该接触沟槽之 导电材料之一导电材料所形成之至少一介层窗。 图式简单说明: 第1图为一上视图,用以说明依据本发明之半导体 基底之一实施例; 第二图为一上视图,用以说明依据本发明之半导体 基底之一实施例; 第3图为一剖面图,部分显示依据本发明之具有基 底接触物之一半导体晶片之一实施例;以及 第4图为一剖面图,部分显示依据本发明之具有基 底接触物之一半导体晶片之另一实施例。 |
