发明名称 用以产生输出时钟信号的时钟产生电路及方法
摘要 一种用以产生输出时钟信号的时钟产生电路,其特征在于,包含有:一随机频率码产生器,随机地产生一频率码,其中随机频率码产生器依据一第一时钟信号进行时序控制;一累加器,电连接于随机频率码产生器,用于累加频率码以产生一选择码,其中累加器依据第一时钟信号进行时序控制;以及一第一多工器,电连接于累加器,用来依据选择码,在多个参考时钟信号中选择一参考时钟信号产生第一时钟信号,且将第一时钟信号用以作为输出时钟信号。一触变电路,电连接于第一多工器,触变电路依据第一时钟信号进行时序控制,产生输出时钟信号。本发明的有益效果在于,可产生具有更多种频率选择的输出时钟信号。
申请公布号 CN1815886A 申请公布日期 2006.08.09
申请号 CN200610002284.3 申请日期 2006.01.27
申请人 联发科技股份有限公司 发明人 陈昱仰
分类号 H03K3/78(2006.01);H03K3/86(2006.01) 主分类号 H03K3/78(2006.01)
代理机构 北京三友知识产权代理有限公司 代理人 任默闻
主权项 1.一种用以产生输出时钟信号的时钟产生电路,其特征在于,包含有:一随机频率码产生器,随机地产生一频率码,其中随机频率码产生器依据一第一时钟信号进行时序控制;一累加器,电连接于随机频率码产生器,用于累加频率码以产生一选择码,其中累加器依据第一时钟信号进行时序控制;以及一第一多工器,电连接于累加器,用来依据选择码,在多个参考时钟信号中选择一参考时钟信号产生第一时钟信号,且将第一时钟信号用以作为输出时钟信号。
地址 台湾省新竹科学工业园区