首页
产品
黄页
商标
征信
会员服务
注册
登录
全部
|
企业名
|
法人/股东/高管
|
品牌/产品
|
地址
|
经营范围
发明名称
Delay-Insensitive Data Transfer Circuit Using Current-Mode Multiple-Valued Logic
摘要
申请公布号
KR100609368(B1)
申请公布日期
2006.08.08
申请号
KR20040011299
申请日期
2004.02.20
申请人
发明人
分类号
H04L12/02;H02M11/00
主分类号
H04L12/02
代理机构
代理人
主权项
地址
您可能感兴趣的专利
ANTIPROLIFERATIVE AND ANTIVIRAL PROTEINS AND PEPTIDES
AN ARRANGEMENT FOR MERCHANDISE DISPLAY PRONGS
TREATMENT OF HYDROGEN/HYDROCARBON MIXTURES ON ADSORBENTS REGENERATED AT HIGH PRESSURE
METHOD FOR EXTRACTING SPECTRAL PARAMETERS OF CHANNELS FROM NON-CHANNELISED LIGHT
METHOD FOR ADJUSTING A TWO-LEVEL MODULATOR AND TWO-LEVEL MODULATOR WITH AN ADJUSTING DEVICE
SPRING-DRIVEN MECHANISM FOR A RECTILINEAR DISPLACEMENT CIRCUIT BREAKER
DISK BRAKE WITH AN ELECTRIC MOTOR DRIVEN ADJUSTMENT DEVICE AND METHOD FOR CONTROLLING A DISK BRAKE
