在支持并发执行多线程的计算机系统中处理中断的机制

摘要

本发明提供了一种机制，用于在支持并发多线程的处理器上处理中断。分配处理器的资源以提供多个逻辑处理器。响应于公用中断，多个逻辑处理器竞争访问共享寄存器。访问所述共享寄存器的第一个逻辑处理器处理所述公用中断。其余的逻辑处理器从该中断返回。

主权项

1.一种处理器，包括：包含第一中断单元的第一逻辑处理器，第一中断单元响应于中断而指引第一逻辑处理器到中断处理程序；包含第二中断单元的第二逻辑处理器，第二中断单元响应于所述中断而指引第二逻辑处理器到所述中断处理程序；以及中断声明寄存器，用于存储一个值，所述值指示是否由所述第一和第二逻辑处理器之一来处理所述中断。