合并跳跃进位单元与和数单元之跳跃进位加法器

摘要

一种多位元加法器，包含一进位键，一跳跃进位网路，和数单元，以及一进位和数单元。进位链传递，产生，或删除进位输入位元。跳跃进位网路耦合至进位链，以选择性地使进位输入位元跳过至少一部分进位链。和数单元乃沿进位键耦合，以总和进位输入位元，以及两运算元之对应位元，以产生一多位元结果。进位和数单元乃耦合为接收至进位链上单一中间位元位置之进位输入位元其中之一，并产生多位元结果之一位元，多位元结果具有较单一中间位元位置高之一较高有效位元位置。