| 主权项 |
1.一个用于向数个要求提供同时存取资料的处理 器,该处理器包含: 快取存储,其具有一位址簿查找结构; 一相同线路检测单元,其系接收数个第一指令栏位 及数个第二指令栏位,该相同线路检测单元生成一 相同线路信号以回应该第一指令栏位和该第二指 令栏位; 该快取存储从该快取存储的一个单线路中同时读 取资料以回应该相同线路信号。 2.如申请专利范围第1项所述之处理器,其中: 该相同线路信号系在一个指令解码回圈中生成,而 且系在一个位址生成回圈中被提供给该快取存储 。 3.如申请专利范围第1项所述之处理器,其中: 该快取存储为该相同线路同时读取两个不同插页 。 4.如申请专利范围第1项所述之处理器,其中: 该相同线路检测单元包括指令栏位逻辑; 若该第一指令栏位和该第二指令栏位均包括一指 数栏位,则该指数栏位逻辑会将该第一指令指数栏 位与该第二指令指数栏位做比较,若该第一指令指 数栏位不等于该第二指令指数栏位,该逻辑会防止 该快取存储同时从该单线路读取资料。 5.如申请专利范围第1项所述之处理器,其中: 该相同线路检测单元包括指数栏位逻辑; 若该第一指令栏位和该第二指令栏位中只有其中 一者包括一指数栏位,则当该指数栏位为零时,该 指数栏位逻辑会决定该指数栏位逻辑;当该指数栏 位不为零时,则阻止该快取存储从该单线路中同时 读取。 6.如申请专利范围第1项所述之处理器,其中: 该相同线路检测单元包括主要暂存器栏位逻辑; 该主要暂存器栏位逻辑可将一第一指令主要暂存 器栏位与一个第二指令主要暂存器栏位做比较,若 该第一指令主要暂存器栏位不等于该第二指令主 要暂存器栏位,该逻辑阻止该快取存储从该单线路 上同时读取资料。 7.如申请专利范围第1项所述之处理器,其中: 该相同线路检测单元包括替换栏位逻辑; 若该第一指令栏位和该第二指令栏位包括的替换 栏位具有一个相同格式,则该替换栏位逻辑将一个 第一指令替换栏位部分与一个第二指令替换栏位 部分做比较,并当该第一指令替换栏位部分与该第 二指令替换栏位部分不相等时,该逻辑阻止该快取 存储从该单线路同时读取资料。 8.如申请专利范围第1项所述之处理器,其中: 该相同线路检测单元包括替换栏位逻辑; 若该第一指令和该第二指令包括具有不同格式的 替换栏位,则该替换栏位逻辑会将一第一指令替换 栏位部分与该第二指令替换栏位的一较低部分做 比较,当该第一指令替换栏位部分不等于该第二指 令替换栏位的较低部分时,该替换栏位逻辑会阻止 该快取存储从该单线路同时读取资料。 9.如申请专利范围第8项所述之处理器,其中: 若该第一指令栏位和该第二指令栏位包括具有不 同格式的替换栏位,则当第二指令替换栏位之一较 高部分不为零时,该替换栏位逻辑将阻止该快取存 储从单线路同时读取资料。 10.一种向具有一位址簿查找结构的资料快取存储 提供同时存取的方法,该方法包含: 接收数个第一指令栏位和数个第二指令栏位; 回应该第一指令栏位和该第二指令栏位以生成一 个相同线路信号; 回应该相同线路信号以从该快取存储的一个单线 路中同时读取资料。 11.如申请专利范围第10项所述之方法,其中: 该相同线路信号系在一个指令解码回圈中生成,并 在一个位址生成回圈中被提供给该快取存储。 12.如申请专利范围第10项所述之方法,其中: 该快取存储为该相同线路同时读取两个不同插页 。 13.如申请专利范围第10项所述之方法,其中: 若该第一指令栏位和该第二指令栏位均包括一个 指数栏位,则比较该第一指令指数栏位和该第二指 令指数栏位,而当该第一指令指数栏位不等于该第 二指令指数栏位时,阻止该快取存储从该单线路同 时读取资料。 14.如申请专利范围第10项之方法,其中: 若只有该第一指令栏位中的一个与该第二指令栏 位包括一个指数栏位,决定该指数栏位是否为零, 当该指数栏位不为零时阻止该快取存储从该单线 路同时读取资料。 15.如申请专利范围第10项所述之方法,进一步包含: 将一第一指令主要暂存器栏位与一第二指令主要 暂存器栏位比较,若该第一指令主要暂存器栏位不 等于该第二指令主要暂存器栏位,则阻止该快取存 储从该单线路同时读取资料。 16.如申请专利范围第10项所述之方法,其中: 若该第一指令栏位和该第二指令栏位包括具有一 相同格式的替换栏位,则比较一第一指令替换栏位 部分和一第二指令替换栏位部分,若该第一指令替 换栏位部分不等于该第二指令替换栏位部分,则阻 止该快取存储从该单线路同时读取资料。 17.如申请专利范围第10项所述之方法,其中: 若该第一指令和该第二指令包括具有不同格式的 替换栏位,则比较一第一指令替换栏位部分和该第 二指令替换栏位的一较低部分,若该第一指令替换 栏位部分不等于第二指令替换栏位的该较低部分, 则阻止该快取存储从该单线路同时读取资料。 18.如申请专利范围第17项所述之方法,其中: 若该第一指令栏位和该第二指令栏位包括具有不 同格式的替换栏位,则当第二指令替换栏位的一较 高部分不为零时,阻止该快取存储从该单线路同时 读取资料。 图式简单说明: 第1图系阐述一处理器传递途径的示范步骤。 第2图系阐述一示范指令格式。 第3图系阐述一示范处理器的元件。 第4图系阐述一示范的相同线路检测逻辑。 |
