| 主权项 |
1.一种记忆体控制装置,用来控制具有多个群组之 记忆体,其特征是具备有: 调停电路,用来进行来自多个块之用以存取该记忆 体之记忆体存取要求之调停; 命令产生块,根据来自该调停电路之控制信号,用 来产生对该记忆体之记忆体命令; 位址产生块,用来接受来自依该调停电路许可存取 之块之记忆体位址,藉以输出到该记忆体;和 资料闩锁块,用来闩锁来自依该调停电路许可存取 之该块之写入资料,或从该记忆体读出之资料,藉 以进行被许可存取之该块和该记忆体间之资料之 交接;且 该调停电路变更该多个块之记忆体存取之优先序, 藉以对与先前许可记忆体存取之群组不同之群组 进行存取。 2.如申请专利范围第1项之记忆体控制装置,其中该 调停电路具备有: 请求收讯块,用来指示许可信号之产生,包含有群 组判断装置,接受来自该多个块之记忆体请求和记 忆体位址,利用接受到之记忆体位址判断是否对同 一群组进行存取; 记忆体存取优先序指定装置,用来指定来自该多个 块之记忆体存取之优先序; 同一群组时优先序指定装置,当来自该多个块之记 忆体存取要求是对与先前存取之群组之同一群组 之存取要求之情况时,选择下一个许可存取之块; 许可信号产生块,被指示产生来自该请求收讯块之 许可信号,用来将许可信号输出到被许可对该记忆 体存取之块;和 控制信号产生块,被指示产生来自该请求收讯块之 控制信号,用来产生各个控制信号。 3.如申请专利范围第1项之记忆体控制装置,其中该 调停电路对于先前许可记忆体存取之群组之同一 群组进行存取之块,使其记忆体存取之优先序降低 。 4.如申请专利范围第1项之记忆体控制装置,其中该 调停电路对于先前许可记忆体存取之群组之不同 群组进行存取之块,使其记忆体存取之优先序提高 。 5.如申请专利范围第1项之记忆体控制装置,其中该 调停电路在先前许可记忆体存取之群组和下一个 记忆体存取所要求之群组为同一群组之情况时,使 其记忆体存取之优先序降低。 6.如申请专利范围第2项之记忆体控制装置,其中该 记忆体存取优先序指定装置可以从外部设定,依该 记忆体存取优先序指定装置之设定,可以变更来自 该多个块之对该记忆体之优先序。 7.如申请专利范围第2项之记忆体控制装置,其中该 同一群组时优先序指定装置可以从外部设定,在来 自该多个块之记忆体存取要求是对先前被存取之 群组之同一群组之存取要求之情况时,依照被设定 在该同一群组时优先序指定装置之优先序,可以选 择下一个许可对记忆体存取之块。 8.如申请专利范围第1项之记忆体控制装置,其中该 记忆体是同步式记忆体。 9.一种记忆体控制装置,用来控制具有多个群组之 记忆体,其特征是具备有: 调停电路,用来进行来自多个块之用以存取该记忆 体之记忆体存取要求之调停; 命令产生块,根据来自该调停电路之控制信号,用 来产生对该记忆体之记忆体命令; 位址产生块,用来接受来自依该调停电路许可存取 之块之记忆体位址,藉以输出到该记忆体;和 资料闩锁块,用来闩锁来自依该调停电路许可存取 之该块之写入资料,或从该记忆体读出之资料,藉 以进行被许可存取之该块和该记忆体间之资料之 交接;且 对该记忆体之同一群组进行写入或读出之指定位 元组数之对记忆体之存取资料,作为群组存取资料 ,和以属于不同群组之2组群组存取资料所构成之 资料单位,作为块存取资料; 该多个块在成为该块存取资料单位之记忆体存取 要求时,在先前许可记忆体存取之后半之群组,和 下一个记忆体存取要求之前半之群组为同一群组 之情况,该调停电路就变换该块存取资料内之群组 存取资料之记忆体存取之顺序。 10.如申请专利范围第9项之记忆体控制装置,其中 该调停电路具备有: 请求收讯块,用来指示许可信号之产生,包含有群 组判断装置,接受来自该多个块之记忆体请求和记 忆体位址,利用接受到之记忆体位址判断是否对先 前许可记忆体存取之后半之群组和下一个记忆体 存取要求之前半之群组相同之群组进行存取; 记忆体存取优先序指定装置,用来指定来自该多个 块之记忆体存取之优先序; 许可信号产生块,被指示产生来自该请求收讯块之 许可信号,用来将许可信号输出到被许可对该记忆 体存取之块;和 控制信号产生块,被指示产生来自请求收讯块之控 制信号,用来产生各个控制信号。 11.如申请专利范围第9项之记忆体控制装置,其中 该资料闩锁块具备有: 写入资料闩锁块,接受来自该多个块之写入资料和 进行闩锁; 资料变换块,根据来自该调停电路之资料闩锁控制 信号,变换该写入资料闩锁块所输出之群组存取资 料之顺序,作为写入资料的输出到该记忆体,然后 变换读取资料闩锁块所输出之群组存取资料之顺 序,作为读取资料,将其输出到被许可对该记忆体 进行读取存取之块;和读取资料闩锁块,接受从该 记忆体读出之读取资料和进行闩锁。 12.如申请专利范围第9项之记忆体控制装置,其中 该调停电路在先前许可记忆体存取之后半之群组, 和下一个记忆体存取要求之前半之群组为同一群 组之情况,变换该块存取资料内之该群组存取资料 之顺序,将其收纳在该资料闩锁块,该资料闩锁块 以被收纳之该块存取资料内之该群组存取资料单 位变换顺序,将其转送到进行过记忆体存取之该块 。 13.如申请专利范围第10项之记忆体控制装置,其中 该记忆体存取优先序指定装置,依可以从外部设定 之该记忆体存取优先序指定装置之设定,以变更来 自该多个块之对该记忆体之优先序。 14.如申请专利范围第9项之记忆体控制装置,其中 该记忆体是同步式记忆体。 15.一种记忆体控制装置,用来控制具有多个群组之 记忆体,其特征是具备有: 调停电路,用来进行来自多个块之用以存取该记忆 体之记忆体存取要求之调停; 命令产生块,根据来自该调停电路之控制信号,用 来产生对该记忆体之记忆体命令; 位址产生块,用来接受来自依该调停电路许可存取 之块之记忆体位址,藉以输出到该记忆体;和 资料闩锁块,用来闩锁来自依该调停电路许可存取 之该块之写入资料,或从该记忆体读出之资料,藉 以进行被许可存取之该块和该记忆体间之资料之 交接;且 对该记忆体之同一群组进行写入或读出之指定位 元组数之对记忆体之存取资料,作为群组存取资料 ,和依属于不同群组之2组群组存取资料所构成之 资料单位,作为块存取资料时,在来自被许可对该 记忆体存取之该块之记忆体存取要求为该群组存 取资料单体之情况时,该调停电路就指示该命令产 生块设置等待循环。 16.如申请专利范围第15项之记忆体控制装置,其中 该调停电路具备有: 请求收讯块,用来指示许可信号之产生,包含有资 料单位判断装置,接受来自该多个块之记忆体请求 ,利用接受到之记忆体请求用来判断被要求之记忆 体存取之资料单位; 记忆体存取优先序指定装置,用来指定来自该多个 块之记忆体存取之优先序; 等待循环指定装置,用来指定来自该多个块之记忆 体存取要求等待群组存取资料单位之情况时之循 环数; 许可信号产生块,被指示产生来自该请求收讯块之 许可信号,用来将许可信号输出到被许可对该记忆 体存取之块;和 控制信号产生块,被指示产生来自该请求收讯块之 控制信号,用来产生各个控制信号。 17.如申请专利范围第16项之记忆体控制装置,其中 该记忆体存取优先序指定装置可以从外部设定,依 该记忆体存取优先序指定装置之设定,可以变更来 自该多个块之对该记忆体之优先序。 18.如申请专利范围第16项之记忆体控制装置,其中 该等待循环指定装置,依从外部设定之该等待循环 指定装置之设定,以变更该命令产生块所设定之等 待循环数。 19.如申请专利范围第15项之记忆体控制装置,其中 该记忆体是同步式记忆体。 20.一种记忆体控制装置,用来控制具有多个群组之 记忆体,其特征是具备有: 调停电路,用来进行来自多个块之用以存取该记忆 体之记忆体存取要求之调停; 命令产生块,根据来自该调停电路之控制信号,用 来产生对该记忆体之记忆体命令; 位址产生块,用来接受来自依该调停电路许可存取 之块之记忆体位址,藉以输出到该记忆体;和 资料闩锁块,用来闩锁来自依该调停电路许可存取 之该块之写入资料,或从该记忆体读出之资料,藉 以进行被许可存取之该块和该记忆体间之资料之 交接;且 该调停电路在先前许可之记忆体存取为读取存取 之情况时,变更该多个块之记忆体存取要求之优先 序,藉以连续的进行读取存取。 21.如申请专利范围第20项之记忆体控制装置,其中 该调停电路具备有:请求收讯块,用来指示许可信 号之产生,包含有存取要求判断装置,接受来自该 多个块之记忆体请求,利用接受到之记忆体请求用 来判断被要求之记忆体存取之种类; 记忆体存取优先序指定装置,用来指定来自该多个 块之记忆体存取之优先序; 读取存取时优先序指定装置,在先前许可之记忆体 存取为读取存取之情况,选择下一个许可读取存取 之块; 许可信号产生块,被指示产生来自该请求收讯块之 许可信号,将许可信号输出到被许可对该记忆体存 取之块;和 控制信号产生块,被指示产生来自该请求收讯块之 控制信号之产生,用来产生各个控制信号。 22.如申请专利范围第20项之记忆体控制装置,其中 该调停电路在先前许可之记忆体存取为读取存取 之情况时,提高读取存取之优先序。 23.如申请专利范围第20项之记忆体控制装置,其中 该调停电路在先前许可之记忆体存取为读取存取, 在下一个记忆体存取要求存在有读取存取之情况 时,提高读取存取之优先序。 24.如申请专利范围第21项之记忆体控制装置,其中 该记忆体存取优先序指定装置可从外部设定,依该 记忆体存取优先序指定装置之设定,以变更来自该 多个块之对该记忆体之优先序。 25.如申请专利范围第20项之记忆体控制装置,其中 该读取存取优先序指定装置可以从外部设定,在该 调停电路先前许可之记忆体存取为读取存取之情 况时,依照被设定在该读取存取时优先序指定装置 之优先序,以选择下一个许可对记忆体存取之块。 26.如申请专利范围第20项之记忆体控制装置,其中 该记忆体是同步式记忆体。 27.一种记忆体控制装置,用来控制具有多个群组之 记忆体,其特征是具备有: 复新要求块,要求以一定间隔进行复新动作用来保 持该记忆体之内部资料; 调停电路,用来对来自多个块之对该记忆体存取之 记忆体存取要求,和来自该复新要求块之复新要求 ,进行调停; 命令产生块,根据来自该调停电路之控制信号,用 来产生对该记忆体之记忆体命令; 位址产生块,接受来自依该调停电路许可存取之块 之记忆体位址,将其输出到该记忆体;和 资料闩锁块,用来闩锁来自依该调停电路许可存取 之该块之写入资料,或从该记忆体读出之资料,藉 以进行被许可存取之该块和该记忆体间之资料之 交接;且 在该调停电路先前许可之记忆体存取为写入存取 之情况时,变更来自该复新要求块之复新要求之优 先序。 28.如申请专利范围第27项之记忆体控制装置,其中 该调停电路具备有: 请求收讯块,用来指示许可信号之产生,包含有存 取要求判断装置,接受来自该复新要求块之复新要 求和来自该多个块之记忆体请求,利用接受到之复 新要求和记忆体请求用来判断被要求之记忆体存 取之种类; 记忆体存取优先序指定装置,用来指定来自该多个 块之记忆体存取之优先序; 写入存取时优先序指定装置,从该复新要求块输出 复新要求,在该调停电路先前许可之记忆体存取为 写入存取之情况时,选择下一个许可存取之块; 许可信号产生块,被指示产生来自该请求收讯块之 许可信号,将许可信号输出到许可对该记忆体存取 之块;和 控制信号产生块,被指示产生来自该请求收讯块之 控制信号,用来产生各个控制信号。 29.如申请专利范围第27项之记忆体控制装置,其中 该调停电路在先前许可之记忆体存取为写入存取 之情况时,使复新要求之优先序降低。 30.如申请专利范围第27项之记忆体控制装置,其中 该调停电路在先前许可之记忆体存取为写入存取, 在下一个之记忆体存取要求有复新要求存在之情 况时,使复新要求之优先序降低。 31.如申请专利范围第28项之记忆体控制装置,其中 该记忆体存取优先序指定装置可以从外部设定,依 该记忆体存取优先序指定装置之设定,以变更来自 该多个块之对该记忆体之优先序。 32.如申请专利范围第28项之记忆体控制装置,其中 该写入存取时优先序指定装置可以从外部设定,在 从该复新要求块输出复新要求,该调停电路先前许 可之记忆体存取为写入存取之情况时,依照被设定 在该写入存取时优先序指定装置之优先序,以选择 下一个许可对记忆体存取之块。 33.如申请专利范围第27项之记忆体控制装置,其中 该记忆体是同步式记忆体。 34.一种记忆体控制装置,用来控制具有多个群组之 记忆体,其特征是具备有: 调停电路,用来进行来自多个块之用以存取该记忆 体之记忆体存取要求之调停; 命令产生块,根据来自该调停电路之控制信号,用 来产生对该记忆体之记忆体命令; 位址产生块,用来接受来自依该调停电路许可存取 之块之记忆体位址,藉以输出到该记忆体;和 资料闩锁块,用来闩锁来自依该调停电路许可存取 之该块之写入资料,或从该记忆体读出之资料,藉 以进行被许可存取之该块和该记忆体间之资料之 交接;且 在来自该多个块之记忆体存取要求是对先前被存 取之群组之同一群组之存取要求,而且该调停电路 先前许可之记忆体存取是读取存取之情况时,该调 停电路就指定用以变更该多个块之记忆体存取之 优先序之调停方法。 35.如申请专利范围第34项之记忆体控制装置,其中 该调停电路具备有: 群组判断装置,接受来自该多个块之记忆体位址, 利用接受到之记忆体位址用来判断是否对同一群 组进行存取; 存取要求判断装置,接受来自该多个块之记忆体请 求,利用接受到之记忆体请求用来判断被要求之记 忆体存取之种类; 请求收讯块,包含有该群组判断装置和该存取要求 判断装置,用来指示许可信号之产生; 记忆体存取优先序指定装置,用来指定来自该多个 块之记忆体存取之优先序; 调停方法指定装置,在来自该多个块之记忆体存取 要求是对先前被存取之群组之同一群组之存取要 求,而且该调停电路先前许可之记忆体存取是读取 存取之情况时,指定用以变更记忆体存取之优先序 之调停方法; 同一群组时优先序指定装置,在该调停方法指定装 置之设定是群组优先之情况时,选择下一个许可存 取之块; 读取存取时优先序指定装置,在该调停方法指定装 置之设定是存取优先之情况时,选择下一个读取存 取之块; 许可信号产生块,被指示产生来自该请求收讯块之 许可信号,将许可信号输出到被许可对该记忆体存 取之块;和 控制信号产生块,被指示产生来自该请求收讯块之 控制信号,用来产生各个控制信号。 36.如申请专利范围第35项之记忆体控制装置,其中 该记忆体存取优先序指定装置可以从外部设定,依 该记忆体存取优先序指定装置之设定,以变更来自 该多个块之对记忆体之优先序。 37.如申请专利范围第35项之记忆体控制装置,其中 该调停方法指定装置可以从外部设定,依该调停方 法指定装置之设定,以变更来自该多个块之记忆体 存取之调停方法。 38.如申请专利范围第35项之记忆体控制装置,其中 该同一群组时优先序指定装置可以从外部设定,在 该调停方法指定装置之设定为优先序之情况,而且 在来自该多个块之记忆体存取要求是对先前被存 取之群组之同一群组之存取要求之情况,依照被设 定在该同一群组时优先序指定装置之优先序,可以 选择下一个许可对记忆体存取之块。 39.如申请专利范围第35项之记忆体控制装置,其中 该读取存取时优先序指定装置可以从外部设定,在 该调停方法指定装置之设定为存取优先序之情况, 而且在该调停电路先前许可之记忆体存取是读取 存取之情况,依照被设定在该读取存取时优先序指 定装置之优先序,可以选择下一个许可对记忆体存 取之块。 40.如申请专利范围第34项之记忆体控制装置,其中 该记忆体是同步式记忆体。 图式简单说明: 第1图是方块图,用来表示本发明之实施例1之记忆 体控制装置。 第2图是本发明之实施例1之记忆体控制装置之主 要信号之时序图。 第3图是本发明之实施例2之记忆体控制装置之主 要信号之时序图。 第4图是本发明之实施例3之记忆体控制装置之主 要信号之时序图。 第5图是本发明之实施例4之记忆体控制装置之主 要信号之时序图。 第6图是方块图,用来表示本发明之实施例5之记忆 体控制装置。 第7图是本发明之实施例5之记忆体控制装置之主 要信号之时序图。 第8图是实施例1之调停电路。 第9图是在本发明之实施例1,当同一群组连续之情 况,选择下一个许可存取之块时之时序图。 第10图是方块图,用来表示本发明之实施例2之调停 电路101。 第11图是方块图,用来表示本发明之实施例2之资料 闩锁块104。 第12图是方块图,用来表示本发明之实施例3之调停 电路。 第13图是方块图,用来表示本发明之实施例4之调停 电路。 第14图是在本发明之实施例4,在调停电路101先前许 可之记忆体存取是读取存取之情况,许可下一个读 取存取时之时序图。 第15图是方块图,用来表示本发明之实施例5之调停 电路。 第16图是在本发明之实施例5,在调停电路101先前许 可之记忆体存取是写入存取之情况,许可下一个读 取存取时之时序图。 第17图是方块图,用来表示本发明之实施例6之调停 电路。 第18图是方块图,用来表示先前技术之记忆体控制 装置之构造。 第19图是习知技术之记忆体控制装置之主要信号 之时序图。 |
