| 主权项 |
1.一种讯号长度之调整电路,其适用于一电子储存 装置,该调整电路包括: 一计时模组,用以接收来自于一第一讯号端之一第 一讯号、一第三讯号和一第五讯号,并产生多数个 第一计时讯号与多数个第二计时讯号; 一编码模组,耦接该计时模组,且该编码模组用以 接收来自于一第二讯号端之一第二讯号、一第四 讯号,以及该些第一计时讯号和该些第二计时讯号 ,并产生一第一计时値与一第二计时値;以及 一逻辑控制单元,耦接该编码模组,且该逻辑控制 单元用以比较该第一计时値与该第二计时値,并产 生一比对结果来调整该第五讯号之讯号长度。 2.如申请专利范围第1项所述之讯号长度之调整电 路,其中该电子储存装置包括一记忆体装置。 3.如申请专利范围第2项所述之讯号长度之调整电 路,其中该记忆体装置包括非同步记忆体。 4.如申请专利范围第1项所述之讯号长度之调整电 路,其中该计时模组包括: 一暂存器,用以接收来自于该第一讯号端之该第一 讯号和该第三讯号;以及 一可变延迟电路,耦接该暂存器,并分别产生该第 一计时讯号和该第二计时讯号至该编码模组。 5.如申请专利范围第1项所述之讯号长度之调整电 路,其中该编码模组包括: 一第一移位暂存器,系依据来自该第二讯号端之该 第二讯号和该第四讯号而分别接收该第一计时讯 号和该第二计时讯号,并暂存该第二计时讯号而输 出该第一计时讯号; 一第一编码单元,耦接该第一移位暂存器,用以对 该第一移位暂存器所暂存之该些第二计时讯号编 码,并产生该第一计时値; 一第二移位暂存器,耦接该第一移位暂存器,系依 据该第四讯号而接收该第一移位暂存器输出之该 第一计时讯号,并暂存该第一计时讯号;以及 一第二编码单元,耦接该第二移位暂存器,用以对 该第二移位暂存器所暂存之该第一计时讯号编码, 并产生第二计时値。 6.如申请专利范围第5项所述之讯号长度之调整电 路,其中该第一编码单元和第二编码单元皆为优先 编码器。 7一种讯号长度之调整电路,适用于一记忆体装置, 用以调整一位址转换检测器(ATD)讯号的讯号长度, 该调整电路包括: 一计时模组,用以接收来自于该第一讯号端之一第 一讯号、一第三讯号和一第五讯号,并产生多数个 第一计时讯号与多数个第二计时讯号; 一讯号产生器,耦接多数个资料线,并透过该些资 料线而产生一第二讯号和一第四讯号; 一编码模组,耦接该计时模组和该讯号产生器,用 以接收该第二讯号、该第四讯号、该些第一计时 讯号和该些第二计时讯号,并产生一第一计时値和 一第二计时値;以及 一逻辑控制单元,耦接该编码模组,用以比较该第 一计时値和该第二计时値,并产生一比对结果来调 整该第五讯号之讯号长度。 8.如申请专利范围第7项所述之讯号长度之调整电 路,其中该电子储存装置包括一记忆体装置。 9.如申请专利范围第8项所述之讯号长度之调整电 路,其中该记忆体装置包括非同步记忆体。 10.如申请专利范围第7项所述之讯号长度之调整电 路,其中该计时模组包括: 一暂存器,用以接收来自于该第一讯号端之该第一 讯号和该第三讯号;以及 一可变延迟电路,耦接该暂存器,并分别产生该第 一计时讯号和该第二计时讯号至该编码模组。 11.如申请专利范围第7项所述之讯号长度之调整电 路,其中该编码模组包括: 一第一移位暂存器,系依据来自该第二讯号端之该 第二讯号和该第四讯号而接收该第一计时讯号和 该第二计时讯号,并暂存该第二计时讯号而输出该 第一计时讯号; 一第一编码单元,耦接该第一移位暂存器,用以对 该第一移位暂存器所暂存之该些第二计时讯号编 码,并产生该第一计时値; 一第二移位暂存器,耦接该第一移位暂存器,系依 据该第四讯号而接收该第一移位暂存器输出之该 第一计时讯号,并暂存该第一计时讯号;以及 一第二编码单元,耦接该第二移位暂存器,用以对 该第二移位暂存器所暂存之该第一计时讯号编码, 并产生第二计时値。 12.如申请专利范围第11项所述之讯号长度之调整 电路,其中该第一编码单元和第二编码单元皆为优 先编码器。 13.一种讯号长度之调整方法,系适用于一电子储存 装置,该调整方法包括下列步骤: 从一第一讯号端产生一第一讯号; 依据该第一讯号而取得多数个第一计时讯号; 接收来自于一第二讯号端之一第二讯号,且该第一 讯号与该第二讯号具有因果关系;以及 依据该第一计时讯号而取得一第一计时値。 14.如申请专利范围第13项所述之讯号长度之调整 方法,其中取得该第一计时値之步骤,更包括下列 步骤: 锁定该些第一计时讯号之状态;以及 依据该些第一计时讯号之状态而对该些第一计时 讯号进行编码,以产生该第一计时値。 15.如申请专利范围第13项所述之讯号长度之调整 方法,更包括下列步骤: 从该第一讯号端产生一第三讯号; 依据该第三讯号而取得多数个第二计时讯号; 接收来自于该第二讯号端之一第四讯号,且该第三 讯号与该第四讯号间具有因果关系;以及 依据该第二计时讯号而取得一第二计时値。 16.如申请专利范围第15项所述之讯号长度之调整 方法,其中取得该第二计时値之步骤,更包括下列 步骤: 锁定该些第二计时讯号之状态;以及 依据该些第二计时讯号之状态而对该些第二计时 讯号进行编码,以产生该第二计时値。 17.如申请专利范围第15项所述之讯号长度之调整 方法,其中该第三讯号和该第一讯号系由一第一讯 号源所产生,且该第三讯号产生于该第一讯号之后 ,而该第四讯号与该第二讯号则是由一第二讯号源 所产生,且该第四讯号产生于该第二讯号之后。 18.如申请专利范围第15项所述之讯号长度之调整 方法,更包括下列步骤: 比较该第一计时値与该第二计时値;以及 调整该第一讯号源在产生该第三讯号后所产生之 一第五讯号之讯号长度。 19.如申请专利范围第18项所述之讯号长度之调整 方法,更包括下列步骤: 当该第二计时値大于该第一计时値时,则调整该第 一讯号源以使该第五讯号的长度大于该第三讯号 的长度; 当该第二计时値小于该第一计时値时,则调整该第 一讯号源以使该第五讯号的长度小于该第三讯号 的长度;以及 当该第一计时値等于该第二计时値时,则维持该第 一讯号源以使该第五讯号的长度等于该第三讯号 的长度。 20.如申请专利范围第18项所述之讯号长度之调整 方法,其中该电子储存装置包括一记忆体装置。 21.如申请专利范围第20项所述之讯号长度之调整 方法,其中该第一讯号、该第三讯号和该第五讯号 系该记忆体装置内之位址转换检测器(ATD)讯号。 22.如申请专利范围第20项所述之讯号长度之调整 方法,其中该第二讯号与该第四讯号系该记忆体装 置之资料线所输出之资料变化时所产生的讯号。 图式简单说明: 图1系绘示依照本发明之一较佳实施例的一种讯号 长度之调整电路的方块图。 图2系绘示一种ATD讯号的时序图。 图3系绘示依照本发明之一较佳实施例的一种讯号 长度之调整方法的步骤流程图。 图4系绘示依照本发明之一较佳实施例的一种依据 计时値来调整讯号长度的步骤流程图。 |
