差动运算放大器及接收器

摘要

本发明提供一种低功率、自偏压之高速接收器。其同时含有以深次微米制程所制作出之不同闸极氧化层厚度之金氧半场效电晶体。该接收器系在一高于核心电路之输出入操作电压。其输入信号系由具有厚闸极氧化层之电晶体所接收，使得闸极氧化层较薄之电晶体可以不被高电压所侵害，而提高了元件之可靠度。由薄闸极氧化层电晶体所形成之电流源可以直接提供一高电流且具有较小的电路面积，而不需使用高功率或低临限电压之输出入装置。

主权项

1.一种差动运算放大器,包括: 一第一及第二电晶体,具有一第一导电性,两者之 源极相互耦接,闸极分别耦接接收一第一及第二输 入信号汲极则分别耦接接收一偏压及产生一输出 信号; 一第三电晶体,具有该第一导电性,其源极耦接接 收一第一供应电压,闸极耦接接收该偏压,汲极则 耦接至该第一及第二电晶体之源极; 一第四、第五及第六电晶体,该第四及第五电晶体 具有该第一导电性,而该第六电晶体具有一第二导 电性,该第四、第五及第六电晶体系串接于该第一 供应电压与一第二供应电压之间,且其闸极共同耦 接至该第五电晶体之汲极,该第五电晶体之汲极输 出该偏压; 一第八、第九及第十电晶体,该第八及第九电晶体 具有该第一导电性,而该第十电晶体具有该第二导 电性,该第八、第九及第十电晶体系串接于该第一 供应电压与该第二供应电压之间,且其闸极共同耦 接接收该偏压,该第九电晶体之汲极耦接至该第二 电晶体之汲极;以及 一第十一及第十二电晶体,具有该第二导电性,其 源/汲极共同耦接至该第二电晶体之汲极,其汲/源 极共同耦接接收该偏压,其闸极则分别耦接至该第 二电晶体之汲极以及接收该偏压; 其中,该第一及第二电晶体之闸极氧化层厚度系大 于其他电晶体之闸极氧化层厚度。 2.如申请专利范围第1项所述之差动运算放大器,其 中该第一及第二导电性分别系P及N型导电性,且该 第一及第二供应电压分别系VDDIO及VSSIO。 3.如申请专利范围第1项所述之差动运算放大器,其 中该第一及第二导电性分别系N及P型导电性,且该 第一及第二供应电压分别系VSSIO及VDDIO。 4.一种差动运算放大器,包括: 一第一、第二、第三及第四电晶体,该第一及第二 电晶体具有一第一导电性,其源极相互耦接,闸极 分别耦接接收一第一及第二输入信号,而汲极则分 别耦接接收一第一偏压及产生一第一输出信号,该 第三及第四电晶体具有一第二导电性,其源极相互 耦接,闸极分别耦接接收该第一及第二输入信号, 汲极则分别耦接接收一第二偏压及产生一第二输 出信号; 一第五及第六电晶体,分别具有该第一及第二导电 性,其源极分别耦接接收一第一及第二供应电压, 闸极共同耦接接收该第一偏压,汲极则分别耦接至 该第一及第二电晶体之源极以及该第三及第四电 晶体之源极; 一第七、第八及第九电晶体,该第七及第八电晶体 具有该第一导电性,而该第九电晶体具有该第二导 电性,该第七、第八及第九电晶体系串接于该第一 供应电压与一第二供应电压之间,且其闸极共同耦 接至该第八电晶体之汲极,该第八电晶体之汲极与 源极分别输出该第一及第二偏压; 一第十、第十一及第十二电晶体,该第十及第十一 电晶体具有该第一导电性,而该第十二电晶体具有 该第二导电性,该第十、第十一及第十二电晶体系 串接于该第一供应电压与该第二供应电压之间,且 其闸极共同耦接接收该第一偏压,该第十一电晶体 之汲极与源极分别产生该第一及第二输出信号;以 及 一第十三及第十四电晶体,具有该第二导电性,其 源/汲极共同耦接至该第十一电晶体之汲极,其汲/ 源极共同耦接接收该第一偏压,其闸极则分别耦接 至该第十一电晶体之汲极以及接收该第一偏压; 其中,该第一、第二、第三及第四电晶体之闸极氧 化层厚度系大于其他电晶体之闸极氧化层厚度。 5.如申请专利范围第4项所述之差动运算放大器,其 中该第一及第二导电性分别系P及N型导电性,且该 第一及第二供应电压分别系VDDIO及VSSIO。 6.一种接收器,包括: 一界面电路,具有一差动运算放大器,该差动运算 放大器包括: 一第一及第二电晶体,具有一第一导电性,两者之 源极相互耦接,闸极分别耦接接收一第一及第二输 入信号,汲极则分别耦接接收一偏压及产生一输出 信号; 一第三电晶体,具有该第一导电性,其源极耦接接 收一第一供应电压,闸极耦接接收该偏压,汲极则 耦接至该第一及第二电晶体之源极; 一第四、第五及第六电晶体,该第四及第五电晶体 具有该第一导电性,而该第六电晶体具有一第二导 电性,该第四、第五及第六电晶体系串接于该第一 供应电压与一第二供应电压之间,且其闸极共同耦 接至该第五电晶体之汲极,该第五电晶体之汲极输 出该偏压; 一第八、第九及第十电晶体,该第八及第九电晶体 具有该第一导电性,而该第十电晶体具有该第二导 电性,该第八、第九及第十电晶体系串接于该第一 供应电压与该第二供应电压之间,且其闸极共同耦 接接收该偏压,该第九电晶体之汲极耦接至该第二 电晶体之汲极;以及 一第十一及第十二电晶体,具有该第二导电性,其 源/汲极共同耦接至该第二电晶体之汲极,其汲/源 极共同耦接接收该偏压,其闸极则分别耦接至该第 二电晶体之汲极以及接收该偏压; 其中,该第一及第二电晶体之闸极氧化层厚度系大 于其他电晶体之闸极氧化层厚度;以及 一核心电路,接收来自该界面电路之输出信号。 7.如申请专利范围第6项所述之接收器,其中该第一 及第二导电性分别系P及N型导电性,且该第一及第 二供应电压分别系VDDIO及VSSIO。 8.如申请专利范围第6项所述之接收器,其中该第一 及第二导电性分别系N及P型导电性,且该第一及第 二供应电压分别系VSSIO及VDDIO。 9.一种接收器,包括: 一界面电路,具有一差动运算放大器,该差动运算 放大器包括: 一第一、第二、第三及第四电晶体,该第一及第二 电晶体具有一第一导电性,其源极相互耦接,闸极 分别耦接接收一第一及第二输入信号,而汲极则分 别耦接接收一第一偏压及产生一第一输出信号,该 第三及第四电晶体具有一第二导电性,其源极相互 耦接,闸极分别耦接接收该第一及第二输入信号, 汲极则分别耦接接收一第二偏压及产生一第二输 出信号; 一第五及第六电晶体,分别具有该第一及第二导电 性,其源极分别耦接接收一第一及第二供应电压, 闸极共同耦接接收该第一偏压,汲极则分别耦接至 该第一及第二电晶体之源极以及该第三及第四电 晶体之源极; 一第七、第八及第九电晶体,该第七及第八电晶体 具有该第一导电性,而该第九电晶体具有该第二导 电性,该第七、第八及第九电晶体系串接于该第一 供应电压与一第二供应电压之间,且其闸极共同耦 接至该第八电晶体之汲极,该第八电晶体之汲极与 源极分别输出该第一及第二偏压; 一第十、第十一及第十二电晶体,该第十及第十一 电晶体具有该第一导电性,而该第十二电晶体具有 该第二导电性,该第十、第十一及第十二电晶体系 串接于该第一供应电压与该第二供应电压之间,且 其闸极共同耦接接收该第一偏压,该第十一电晶体 之汲极与源极分别产生该第一及第二输出信号;以 及 一第十三及第十四电晶体,具有该第二导电性,其 源/汲极共同耦接至该第十一电晶体之汲极,其汲/ 源极共同耦接接收该第一偏压,其闸极则分别耦接 至该第十一电晶体之汲极以及接收该第一偏压; 其中,该第一、第二、第三及第四电晶体之闸极氧 化层厚度系大于其他电晶体之闸极氧化层厚度;以 及 一核心电路,接收来自该界面电路之第一及第二输 出信号之一。 10.如申请专利范围第9项所述之接收器,其中该第 一及第二导电性分别系P及N型导电性,且该第一及 第二供应电压分别系VDDIO及VSSIO。 图式简单说明: 第1图系本发明一实施例中之差动放大器; 第2图系第1图中之差动放大器电路一部之等效电 路图; 第3图系美国第6469579号专利所揭露之放大器电路; 第4图系美国第4937476号专利所揭露之放大器电路; 第5图系美国第4958133号专利所揭露之放大器电路 。