| 主权项 |
1.一种画素单元,用于一液晶显示装置,包括: 一储存单元,根据施加于该储存单元的画素准位, 决定该画素单元的显示灰阶; 一第一开关,耦接于一第一资料线、一第一扫描线 、以及该储存单元之间,根据该第一扫描线的信号 状态,导通或关断该第一资料线与该储存单元;以 及 一第二开关,耦接于一第二资料线、一第二扫描线 、以及该储存单元之间,根据该第二扫描线的信号 状态,导通或关断该第二资料线与该储存单元。 2.如申请专利范围第1项所述之画素单元,其中该画 素单元为该液晶显示装置的一个画素或次画素。 3.如申请专利范围第1项所述之画素单元,其中该储 存单元包括至少一个电容器。 4.如申请专利范围第1项所述之画素单元,其中该第 一开关与该第二开关结构相同。 5.如申请专利范围第1项所述之画素单元,其中该第 一开关与该第二开关皆为薄膜电晶体。 6.如申请专利范围第1项所述之画素单元,其中该第 一资料线与该第二资料线皆耦接于该液晶显示装 置的资料驱动器。 7.如申请专利范围第1项所述之画素单元,其中该第 一资料线与该第二资料线的信号极性相反。 8.如申请专利范围第1项所述之画素单元,其中该第 一扫描线与该第二扫描线皆耦接于该液晶显示装 置的扫描驱动器。 9.一种画素矩阵,用于一液晶显示装置,包括多个画 素单元,每一该些画素单元皆包括: 一储存单元,根据施加于该储存单元的画素准位, 决定该画素单元的显示灰阶; 一第一开关,耦接于一第一资料线、一第一扫描线 、以及该储存单元之间,根据该第一扫描线的信号 状态,导通或关断该第一资料线与该储存单元;以 及 一第二开关,耦接于一第二资料线、一第二扫描线 、以及该储存单元之间,根据该第二扫描线的信号 状态,导通或关断该第二资料线与该储存单元。 10.如申请专利范围第9项所述之画素矩阵,其中邻 接于该画素单元左方的画素单元亦耦接于该第一 资料线,而且邻接于该画素单元右方的画素单元亦 耦接于该第二资料线。 11.如申请专利范围第9项所述之画素矩阵,其中每 一该些画素单元皆为该液晶显示装置的一个画素 或次画素。 12.如申请专利范围第9项所述之画素矩阵,其中该 储存单元包括至少一个电容器。 13.如申请专利范围第9项所述之画素矩阵,其中该 第一开关与该第二开关结构相同。 14.如申请专利范围第9项所述之画素矩阵,其中该 第一开关与该第二开关皆为薄膜电晶体。 15.如申请专利范围第9项所述之画素矩阵,其中该 第一资料线与该第二资料线皆耦接于该液晶显示 装置的资料驱动器。 16.如申请专利范围第9项所述之画素矩阵,其中该 第一资料线紧邻于该第二资料线。 17.如申请专利范围第9项所述之画素矩阵,其中该 第一资料线与该第二资料线的信号极性相反。 18.如申请专利范围第9项所述之画素矩阵,其中该 第一扫描线与该第二扫描线皆耦接于该液晶显示 装置的扫描驱动器。 19.如申请专利范围第9项所述之画素矩阵,其中该 第一扫描线紧邻于该第二扫描线。 图式简单说明: 图1为先前技术的画素矩阵示意图。 图2为先前技术的画素单元结构图。 图3A与图3B为先前技术在显示画面时的垂直干扰现 象示意图。 图4为根据于本发明一实施例的画素单元结构图。 图5为根据于本发明一实施例的画素矩阵示意图。 |
