发明名称 具有低启始电压之新的横向双扩散金氧半(LDMOS)积体电路(IC)之技术
摘要 一种横向双扩散金氧半(LDMOS)元件包括形成复数个井于一半导体底材上。这些复数个井包括一第一类型之第一井、与第一类型相反之一第二类型第二井以及一第一类型之第三井。此LDMOS元件包括一用以控制由源极流向汲极的电流流向之闸极。第一类型之高掺杂区域系作为源极和汲极之接触。一沈积于第二井之间的第三井系直接形成于第一高掺杂区域下方。由于第三井的存在可用以降低源极上的能量阻障,因此与不具有第三井的LDMOS元件相较之下,可具有较低的启始电压。
申请公布号 TWI259556 申请公布日期 2006.08.01
申请号 TW094114951 申请日期 2005.05.09
申请人 台湾积体电路制造股份有限公司 发明人 蔡铭仁;徐振富
分类号 H01L21/82 主分类号 H01L21/82
代理机构 代理人 蔡坤财 台北市中山区松江路148号11楼
主权项 1.一种金氧半(MOS)电晶体元件,至少包含下列元件: 复数个井,包括一第一类型之第一井、一与第一类 型相反的第二类型之第二井以及一第一类型之第 三井; 一闸极,用以控制该MOS元件; 一汲极,与闸极相连接,并且形成于第一类型井中; 一源极,与汲极间形成一电流路径,其中该第一类 型之高掺杂区域作为该源极之接触,该第三井系沈 积于该高掺杂区域下方;以及 一第一场氧化区域,沈积形成于该闸极与该汲极之 间,其中该闸极形成于该第一井之第一部份及该第 二井之通道部份上方。 2.如申请专利范围第1项所述之元件,其中该MOS元件 包含一横向双扩散金氧半(LDMOS)元件。 3.如申请专利范围第1项所述之元件,其中该第三井 于该源极上造成能量阻障,与不具有第三井之LDMOS 元件相较之下,将可降低LDMOS元件之启始电压。 4.如申请专利范围第3项所述之元件,其中该启始电 压可约从2.8V降低至1.7V。 5.如申请专利范围第1项所述之元件,其中用以制造 该LDMOS元件的第一制造制程,大致上系与用以制造 不具有该第三井之LDMOS元件的第二制造制程相似 。 6.如申请专利范围第5项所述之元件,其中该LDMOS元 件的启始电压之调整,不需于该第二制造制程中增 加额外的光罩步骤。 7.如申请专利范围第5项所述之元件,其中该LDMOS元 件的启始电压之调整,不需于该第二制造制程中增 加额外的离子植入步骤。 8.如申请专利范围第5项所述之元件,其中该第一制 造制程系利用与该第二制造制程相似之一光罩。 9.如申请专利范围第1项所述之元件,其中该第一类 型之第一井系为N-井,以及该第二类型之第二井系 为P-井。 10.如申请专利范围第1项所述之元件,其中该元件 可操作于约5V至1000V的高压变化。 11.一种用以调整LDMOS元件之启始电压的方法,至少 包含下列步骤: 在一半导体上制作复数个井,该些复数个井包括一 第一类型之第一井、与第一类型相反之一第二类 型第二井,以及一第一类型之第三井; 制作该第一类型之一第一高掺杂区域,并且形成于 该第二井之间,用以接触该MOS元件之源极; 制作该第一类型之一第二高掺杂区域,并且形成于 该第一井之间,用以接触该MOS元件之汲极; 放置一闸极于该源极与该汲极之间,用以控制由该 源极流向该汲极之电流流向;以及 放置该第三井,沈积于该第一高掺杂区域下方,并 且置于该第二井之间。 12.如申请专利范围第11项所述之方法,其中该第三 井之放置可于该源极上造成能量阻障,与不具有第 三井之LDMOS元件相较之下,将可降低LDMOS元件之启 始电压。 13.如申请专利范围第11项所述之方法,其中该MOS元 件包含一横向双扩散金氧半(LDMOS)元件。 14.如申请专利范围第12项所述之方法,其中该启始 电压可约从2.8V降低至1.7V。 15.如申请专利范围第11项所述之方法,其中用以制 造该LDMOS元件的第一制造制程,大致上系与用以制 造不具有该第三井之LDMOS元件的第二制造制程相 似。 16.如申请专利范围第15项所述之方法,其中该LDMOS 元件的启始电压之调整,不需于该第二制造制程中 增加额外的光罩步骤。 17.如申请专利范围第15项所述之方法,其中该LDMOS 元件的启始电压之调整,不需于该第二制造制程中 增加额外的离子植入步骤。 18.如申请专利范围第15项所述之方法,其中该第一 制造制程系利用与该第二制造制程相似之一光罩 。 19.如申请专利范围第11项所述之方法,其中该第一 类型之第一井系为N-井,以及该第二类型之第二井 系为P-井。 20.如申请专利范围第11项所述之方法,其中该元件 可操作于约5V至1000V的高压变化。 图式简单说明: 第1图系绘示根据先前技术的传统LDMOS元件之横向 剖面图; 第2图系绘示根据本发明之一实施例之改良的LDMOS 元件之横向剖面图; 第3图系绘示根据第1图传统LDMOS元件中电场特性之 图形; 第4图系绘示根据本发明之一实施例,第2图中改良 LDMOS元件之电场特性图形;以及 第5图系绘示根据本发明之一实施例之流程图,此 流程图系有关于一种用以降低第2图中改良的LDMOS 元件之启始电压的方法。
地址 新竹市新竹科学工业园区力行六路8号