可变延迟电路、巨观单元资料、逻辑验证方法、测试方法以及电子元件

摘要

一种可变延迟电路，其搭载于积体电路上，且具备有可变延迟付与装置与验证用延迟付与装置，上述可变延迟付与装置，其于上述积体电路实际动作时，对输入信号付与对应于因安装位准而产生之时间延迟而于设定范围内可变之延迟时间；上述验证用延迟付与装置，其于上述积体电路之低速逻辑验证及／或低速选别测试时，对输入信号付与固定为设定值之延迟时间。例如，验证用延迟付与装置，其付与大于藉由可变延迟付与装置所付与之延迟时间的最大值之延迟时间。