具有判决电路和最佳判决阈值的模拟－数字转换器

摘要

包括判决电路(6a)的装置，通过将接收的已调制信号(Sr)的振幅与判决阈值(Vth，Th)进行比较，所述判决电路提供二进制信号(Sb)，该信号具有两个分别表示第一和第二二进制数值的状态，分别对应接收信号的低值和高值。在连续的周期内激活的计数模块(12)计算表示二进制信号的两组分别具有第二二进制数值和第一二进制数值的比特数目之间代数差的差值(DN，SDN)。在每个周期的末尾，按照差值的符号(SDN)分别是正还是负，调整模块(15)通过增量(Dth)来增大或减小阈值(Vth，Th)。本发明具体应用于通过光连接以高比特率传输数字数据的系统。

主权项

1.一种用于将接收信号(Sr)转换为数字信号的装置(6)，所述接收信号以时钟(CK)的定时速率调制并且包括采用在低和高振幅电平之间的调制形式的连续比特，该装置包括：·判决电路(6a)，用于提供作为所述接收信号(Sr)的振幅(V)与判决阈值电平的比较关系的函数的二进制信号(Sb)，根据所述振幅是小于或大于所述阈值，所述二进制信号(Sb)具有第一状态或第二状态，所述第一和第二状态分别与第一和第二比特值相关联；以及·控制电路(6b)，用于调整所述判决阈值电平的阈值(Vth，Th)；所述装置特征在于所述控制电路(6b)包括：第一计数模块(12)，能够计算表示二进制信号比特的两个数目(N1，N0)之间代数差(ADN)的差值，这两个数目分别具有所述第二二进制数值和所述第一二进制数值，该计数模块提供所述差值的符号(SDN)指示；·第一计数模块(12)的控制模块(13，14)，用于定义计算所述差值的连续周期的持续时间(TR，tr1-tr3)；以及·调整模块(15)，适于根据所述符号指示(SDN)分别表示正号还是负号，在每个周期末尾，通过增量值(DTh)来增大或减小所述阈值(Vth，Th)。