| 发明名称 | 集成电路时钟网络电容的最佳化 | ||
| 摘要 | 本发明提供了一种集成电路时钟网络电容最佳化方法，其特征在于，该方法包括识别时钟走线和信号走线之间跨接点，在跨接点处将时钟走线电容减小到参考走线电容。每一时钟走线均由布线在该时钟走线两侧的接地走线屏蔽。时钟走线电容减小到参考走线电容的方法包括在识别出的跨接点处减小参考走线之宽度。在跨接点处减小参考走线宽度操作可减小电容以抵消时钟走线与信号走线之间的附加电容。通过在跨接点处修整走线或开刻槽方式实现宽度减小之目的。这种电容补偿方式可为时钟网络中的时钟走线提供实质上均匀的单位长度电容。 | ||
| 申请公布号 | CN1266758C | 申请公布日期 | 2006.07.26 |
| 申请号 | CN200310101403.7 | 申请日期 | 2003.10.16 |
| 申请人 | 智权第一公司 | 发明人 | 雷蒙德A·伯特伦;S·伊莉莎白·W·郎伟尔;詹姆斯·R·伦德伯格 |
| 分类号 | H01L21/70(2006.01);H01L21/768(2006.01);H01L27/00(2006.01) | 主分类号 | H01L21/70(2006.01) |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 蒲迈文;黄小临 |
| 主权项 | 1.一种集成电路时钟网络电容最佳化方法，包括：识别时钟走线和信号走线之间任何跨接点，其中每一时钟走线由布线在该时钟走线两侧的参考走线所屏蔽；以及在识别出的跨接点处将时钟走线电容减小到参考走线电容值，其中时钟走线电容减小到参考走线电容的方法包括在识别出的跨接点处减小该参考走线宽度。 | ||
| 地址 | 美国加利福尼亚州 | ||