发明名称 具有提高的读稳定性的存储单元、存储器阵列及集成电路
摘要 一种用于存储器阵列的存储单元包括用于存储该存储单元的逻辑状态的存储元件、写电路和读电路。写电路可操作地响应用于选择性地写入该存储单元的逻辑状态的写信号,选择性地使存储元件的第一节点连接到该存储器阵列中的至少第一写位线。读电路包括连接到存储元件的相当高阻抗输入节点和可连接到该存储器阵列的读位线的输出节点。读电路被配置为响应施加到该读电路的读信号,在输出节点生成代表存储元件的逻辑状态的输出信号。该存储单元被配置为使得写电路在该存储单元的读操作期间被禁用,以便在读操作期间使存储元件与第一写位线基本隔离。相对于写电路和/或读电路内的至少一个晶体管器件的强度,分别优化存储元件内的至少一个晶体管器件的强度。
申请公布号 CN1808621A 申请公布日期 2006.07.26
申请号 CN200510123501.X 申请日期 2005.11.17
申请人 国际商业机器公司 发明人 L·常;R·H·德纳尔德;R·K·蒙图瓦
分类号 G11C11/412(2006.01);G11C11/419(2006.01) 主分类号 G11C11/412(2006.01)
代理机构 北京市中咨律师事务所 代理人 于静;李峥
主权项 1.一种用于存储器阵列的存储单元,该存储单元包括:存储元件,用于存储该存储单元的逻辑状态;写电路,其可操作地响应用于选择性地写入该存储单元的逻辑状态的写信号,选择性地使上述存储元件的第一节点连接到该存储器阵列中的至少第一写位线;以及读电路,其包括连接到上述存储元件的相当高阻抗输入节点和可连接到该存储器阵列的读位线的输出节点,该读电路被配置为响应施加到该读电路的读信号,在该输出节点处生成代表该存储元件的逻辑状态的输出信号;其中:(i)上述写电路在该存储单元的读操作期间被禁用,以便在该读操作期间使上述存储元件基本与该至少第一写位线隔离;以及(ii)相对于上述写电路和读电路中至少一个内的至少一个晶体管器件的强度,分别地优化上述存储元件内的至少一个晶体管器件的强度。
地址 美国纽约