发明名称 平面显示元件
摘要 本发明系于平行邻接于信号线之像素电极的间隙配置电场遮蔽用配线,随信号线之信号线电位的极性反转,像素电极之像素电位改变,尽量缩小像素电极之间隙内产生之像素电极间寄生电容的大小,防止前段之像素电极的像素电位上昇。
申请公布号 TWI258627 申请公布日期 2006.07.21
申请号 TW091120313 申请日期 2002.09.05
申请人 东芝股份有限公司 发明人 林央晶
分类号 G02F1/1343 主分类号 G02F1/1343
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 1.一种平面显示元件,其具备:第一基板,其系具有: 数个切换元件,其系配置于交叉配置在绝缘基板上 之信号线及扫描线的交点近旁;像素电极,其系沿 着前述信号线及前述扫描线配置成矩阵状,经由前 述切换元件连接于前述信号线;及辅助电容线,其 系经由与前述扫描线一体地形成之绝缘层,形成前 述像素电极与辅助电容;相对电极,其系与前述第 一基板隔开特定间隔而相对配置;及光调制层,其 系密封于前述第一基板及前述相对电极的间隙内; 沿着前述信号线,于前述像素电极之每两个像素上 ,前述像素电极之电位极性不同,且包含: 电场遮蔽配线,其系设置于连接于前段之前述扫描 线之前段行的前述像素电极与连接于次段之前述 扫描线之次行的前述像素电极之间。 2.如申请专利范围第1项之平面显示元件, 其中前述电场遮蔽配线系与前述扫描线成一体。 3.如申请专利范围第1项之平面显示元件, 其中前述电场遮蔽配线系配置于前述绝缘基板与 前述像素电极之间。 4.如申请专利范围第2项之平面显示元件, 其中前述电场遮蔽配线系配置于前述绝缘基板与 前述像素电极之间。 5.如申请专利范围第1项之平面显示元件, 其中前述扫描线包含经由细缝一体所形成之前述 辅助电容线与前述电场遮蔽配线,前述辅助电容线 与形成辅助电容之前述像素电极之一端部位于前 述细缝区域内。 6.如申请专利范围第1项之平面显示元件, 其中前述光调制层系液晶层。 7.如申请专利范围第2项之平面显示元件, 其中前述光调制层系液晶层。 8.如申请专利范围第3项之平面显示元件, 其中前述光调制层系液晶层。 9.如申请专利范围第4项之平面显示元件, 其中前述光调制层系液晶层。 10.一种平面显示元件,其具备:第一基板,其系具有: 数个切换元件,其系配置于交叉配置在绝缘基板上 之信号线及扫描线的交点近旁;像素电极,其系沿 着前述信号线及前述扫描线配置成矩阵状,经由前 述切换元件连接于前述信号线;及辅助电容线,其 系经由与前述扫描线一体地形成之绝缘层,形成前 述像素电极与辅助电容;相对电极,其系与前述第 一基板隔开特定间隔而相对配置;及光调制层,其 系密封于前述第一基板及前述相对电极的间隙内; 沿着前述信号线,于前述像素电极之每两个像素上 ,前述像素电极之电位极性不同,且包含: 电场遮蔽用配线,其系尽量缩小因像素电极之像素 电位随信号线之信号线电位的极性反转而改变,而 于像素电极之间隙内产生之像素电极间寄生电容 的大小,防止前段之像素电极的像素电位上昇。 11.如申请专利范围第10项之平面显示元件, 其中前述电场遮蔽用配线系设于平行邻接于信号 线之像素电极的间隙内。 12.一种平面显示元件,其包含: 第一基板,其系具有: 数个切换元件,其系配置于交叉配置在绝缘基板上 之信号线及扫描线的交点近旁; 像素电极,其系沿着前述信号线及前述扫描线配置 成矩阵状,经由前述切换元件连接于前述信号线; 及 辅助电容线,其系经由与前述扫描线一体地形成之 绝缘层,形成前述像素电极与辅助电容; 相对电极,其系与前述第一基板隔开特定间隔而相 对配置; 光调制层,其系密封于前述第一基板及前述相对电 极的间隙内;及 电场遮蔽用配线,其系尽量缩小因像素电极之像素 电位随信号线之信号线电位的极性反转而改变,而 于像素电极之间隙内产生之像素电极间寄生电容 的大小,防止前段之像素电极的像素电位上昇, 其中沿着前述信号线,于前述像素电极之每两个像 素上,前述像素电极之电位极性不同,前述电场遮 蔽用配线系设于平行邻接于信号线之像素电极的 间隙内。 图式简单说明: 图1系显示本发明之实施形态所适用之阵列基板之 一部分的概略平面图; 图2系与分别以图1之A-B线及C-D线切断图1所示之阵 列基板之处相当之液晶显示元件的概略剖面图; 图3系显示施加于图1及2所示之阵列基板之像素之 影像信号极性的概略图; 图4系显示图1及2所示之阵列基板之像素之等价电 路的概略图; 图5A至5E系显示在图1及2所示之阵列基板之像素上 使中间灰阶光栅显示时的施加电压图,图5A系对第n 条扫描线负极性写入,图5B系对第n+1条扫描线正极 性写入,图5C系对第n+2条扫描线正极性写入,图5D系 对第n+3条扫描线负极性写入,及图5E系对第n+4条扫 描线负极性写入时的施加电压图; 图6系先前之液晶显示元件之像素的等价电路图; 图7A至7E系显示在图6所示之已知之液晶显示元件 上使中间灰阶光栅显示时的施加电压图,图7A系对 第n条扫描线负极性写入,图7B系对第n+1条扫描线正 极性写入,图7C系对第n+2条扫描线正极性写入,图7D 系对第n+3条扫描线负极性写入,及图7E系对第n+4条 扫描线负极性写入时的施加电压图;及 图8系显示图6所示之先前液晶显示元件之阵列基 板一部分的概略平面图。
地址 日本