| 主权项 |
1.一种节点B╱基地台,具有一存取丛发侦测器,其 包括: 至少一天线,用以接收来自使用者之信号; 一集用场之可变配置相关器,其中,各个相关器系 以一输入讯息码相位,使一输入存取丛发讯息码与 该至少一天线之一输入天线输出产生关联; 一天线控制器,用以选择性地连接该至少一天线之 任何输出至该等相关器之任一之一输入; 一讯息码控制器,用以向各个相关器之一输入,提 供一存取丛发讯息码,其中,该讯息码控制器系能 够提供任何存取丛发讯息码至任何相关器; 一讯息码相位控制器,用以控制各个相关器之输入 讯息码相位;以及 一排序器╱后处理器,用以排列该等相关器之输出 能量位准。 2.如申请专利范围第1项所述之节点B╱基地台,其 中,该等可变配置相关器系为可变配置匹配滤波器 。 3.一种节点B╱基地台,具有一存取丛发侦测器,其 包括: 至少一天线,用以接收来自使用者之信号; 一集用场之可变配置相关器,其中,各个相关器系 用以使一输入存取丛发讯息码与该至少一天线之 一输入天线输出产生关联; 一天线控制器,用以选择性地连接该至少一天线之 任何输出至该等相关器之任一之一输入; 复数个讯息码产生器,用以输出复数个存取讯息码 ; 一串延迟,其中,各个延迟系将该复数个存取讯息 码延迟一预定数量,且该串延迟之各个延迟输出系 输入至该等相关器之一不同相关器;以及 一排序器╱后处理器,用以排列该等相关器之输出 能量位准。 4.如申请专利范围第3项所述之节点B╱基地台,其 中,该等可变配置相关器系为可变配置匹配滤波器 。 5.如申请专利范围第3项所述之节点B╱基地台,其 中,各个延迟系为一晶片延迟。 6.如申请专利范围第3项所述之节点B╱基地台,其 中,该复数个讯息码产生器系以复数个不同延迟, 产生一组讯息码。 7.一种可调规模节点B╱基地台,其包括: 至少一天线,用以接收来自使用者之信号; 至少一特殊应用积体电路,具有一集用场之可变配 置相关器,其中,各个相关器系以一输入讯息码相 位,使一输入存取丛发讯息码与该至少一天线之一 输入天线输出产生关联,该至少一特殊应用积体电 路系具有一天线控制器,用以选择性地连接该至少 一天线之任何输出及该等相关器之任一之一输入; 一软体,当额外的特殊应用积体电路加入该节点B ╱基地台时,用以重新配置该选择性连接,各个额 外的特殊应用积体电路系具有一集用场之可变配 置相关器;以及 一排序器╱后处理器,用以排列该等相关器之输出 能量位准。 8.如申请专利范围第1项所述之节点B╱基地台,其 中,该可变配置相关器系可变配置匹配滤波器。 9.如申请专利范围第5项所述之节点B╱基地台,其 中,各个特殊应用积体电路更包括:复数个讯息码 产生器,且各个讯息码产生器所产生之一存取讯息 码系可利用该软体进行重新配置。 10.如申请专利范围第0项所述之节点B╱基地台,其 中,各个讯息码产生器所产生之该存取讯息码之一 讯息码相位系可利用该软体进行重新配置。 11.一种用以组态一节点B╱基地台之一存取丛发侦 测器之方法,该方法系包括: 提供一相关器库,该相关器库系具有复数个相关器 ,其中,各个相关器系能够选择复数个存取讯息码 其中之一、并使该存取讯息码及一输入信号产生 关连,该复数个相关器之各个相关器系接收该所选 择之讯息码之一不同延迟版本,且该组相关器系跨 接一预先指定之延迟扩展; 决定该节点B╱基地台欲服务之一胞元半径、及相 关于该胞元半径之一延迟扩展; 若该胞元半径延迟扩展系大于该预先指定之延迟 扩展,则指派该复数个存取讯息码之某些存取讯息 码为该等存取讯息码之另一些存取讯息码之延迟 版本; 若该胞元半径延迟扩展系未大于该预先指定之延 迟扩展,则不指派该复数个存取讯息码之某些存取 讯息码为该等存取讯息码之另一些存取讯息码之 延迟版本;以及 利用该相关器库及该复数个存取讯息码之该指派 步骤,藉以侦测存取讯息码。 图式简单说明: 第1A图系表示具有大使用者密度之小胞元之示意 图。 第1B图系表示具有小使用者密度之大胞元之示意 图。 第2A图系表示具有一基地台之一分区胞元之示意 图。 第2B图系表示具有一基地台之一未分区胞元之示 意图。 第3图系表示一存取丛发侦测器之一较佳实施例之 简化方块图。 第4图系表示一存取丛发侦测器之一较佳实施例之 简化方块图。 第5A图系表示一基地台服务之一小分区胞元之示 意图。 第5B图系表示一基地台服务之一大分区胞元之示 意图。 第5C图系表示一基地台服务、且具有六个分区之 一小分区胞元之示意图。 第6图系表示根据本发明较佳实施例、一第三代合 作计画(3GPP)相关器库(bank)之方块图。 |
