| 主权项 |
1.一种可使用针床进行功能测试之待测电路板,该 待测电路板上包括一处理中心、一记忆体与复数 个测试键,该记忆体内部写入至少一组诊断码,该 处理中心系依据该针床透过该测试键输入之测试 电讯号,执行该诊断码,并将执行结果透过该测试 键输出至该针床,以供判断该待测电路板之功能是 否正常。 2.如申请专利范围第1项之待测电路板,其中,该诊 断码包括一应用程式。 3.如申请专利范围第1项之待测电路板,其中,该诊 断码包括一影像档案。 4.如申请专利范围第1项之待测电路板,其中,该诊 断码包括二数据资料。 5.如申请专利范围第1项之待测电路板,其中该记忆 体系一快闪记忆体。 6.如申请专利范围第1项之待测电路板,其中该记忆 体系一同步动态记忆体(SDRAM)。 7.一种多功能印刷电路板测试装置,用以测试一待 测电路板是否正常,包括: 一治具,包括复数个可上下移动之探针,分别对准 该待测电路板上之测试点; 一控制电路,电连接该治具以控制该探针之移动; 一电脑装置,透过排线电连接至该控制电路,以输 入控制信号控制该探针之移动,并透过该探针输入 一测试电讯号至该待测电路板; 一诊断码,写入该待测电路板之记忆体内,当进行 测试时,该待测电路板系依据该测试电讯号以执行 该诊断码,并将执行结果输出至该电脑装置,以显 示该待测电路板之功能是否正常。 8.如申请专利范围第7项之多功能印刷电路板测试 装置,其中该控制电路可透过该探针提供该待测电 路板执行该诊断码所需要之电源。 9.如申请专利范围第7项之多功能印刷电路板测试 装置,其中该电脑装置包括: 一中央处理器; 一显示器,电连接该中央处理器以显示该测试数据 ; 一记忆体,储存该控制信号与该测试信号;及 一输出入埠(I/O port),电连接该中央处理器,并透过 排线电连接至该控制电路,以输出该控制信号与该 测试电讯号,并取得该待测电路板之测试结果。 10.如申请专利范围第7项之多功能印刷电路板测试 装置,其中该诊断码包括一应用程式。 11.如申请专利范围第7项之多功能印刷电路板测试 装置,其中该诊断码包括一影像档案。 12.如申请专利范围第7项之多功能印刷电路板测试 装置,其中该诊断码包括一数据资料。 13.如申请专利范围第7项之多功能印刷电路板测试 装置,其中该记忆体系一快闪记忆体。 14.如申请专利范围第7项之多功能印刷电路板测试 装置,其中该记忆体系一同步动态记忆体(SDRAM)。 15.一种印刷电路板之测试方法,利用一测试针床架 构以执行一功能测试,该测试方法至少包括下列步 骤: 写入诊断码(Diagnostic Code)于该待测电路板之记忆 体内; 移动至少一预设之探针使接触该印刷电路板上之 测试点; 通入一测试电讯号至该待测电路板,该待测电路板 系依据该测试电讯号执行该诊断码,以产生具有功 能描述特性之测试结果;以及 透过该探针读取该测试结果,以判断该待测电路板 之功能是否正常。 16.如申请专利范围第15项之测试印刷电路板之方 法,其中该诊断码系被写入一快闪记忆体。 17.如申请专利范围第15之测试印刷电路板之方法, 其中该诊断码系被写入一同步动态记忆体(SDRAM)内 。 18.如申请专利范围第15项之测试印刷电路板之方 法,其中该诊断码系可根据所需进行之功能测试的 种类而变更。 图式简单说明: 第一图 系一典型测试针床架构之示意图。 第一A图 系一典型测试针床之治具部分结构示意 图。 第二图 系本发明所提供之多功能印刷电路板测试 装置一较佳实施例之方块示意图。 第三图 系本发明所提供可利用针床进行功能测试 之待测电路板一较佳实施例之方块示意图。 第四图 系透过第二图之多功能印刷电路板测试装 置,执行功能测试的方法一较佳实施例之流程图。 |
