| 主权项 |
1.一种用于制造一快闪记忆体装置的方法,其包括: 一第一步骤,其形成一隧道氧化物层及一第一导电 层于一半导体基板上,并接着执行一浅沟渠隔离程 序以形成定义一第一区域及一第二区域的一隔离 层; 一第二步骤,其形成一第二导电层于整个结构上, 并接着图案化该第二导电层及该第一导电层以形 成一浮动闸极图案; 一第三步骤,其形成一介电层、一第三导电层、一 第四导电层以及一硬光罩层于该整个结构上,并接 着图案化该硬光罩层;以及 一第四步骤,其采用该硬光罩作为一光罩在一单一 蚀刻设备中从第四导电层蚀刻至第一导电层,其中 形成一控制闸极及一浮动闸极。 2.如申请专利范围第1项之方法,其中该硬光罩层具 有一绝缘层及一抗反射层之一堆叠结构。 3.如申请专利范围第2项之方法,其中该硬光罩层具 有一抗反射层、一PE-TEOS层及一抗反射层之一堆叠 结构;一抗反射层、一电浆增强氮化物层及一抗反 射层之一堆叠结构;一PE-TEOS层及一抗反射层之一 堆叠结构;以及一氮化物层及一抗反射层之一堆叠 结构之一者。 4.如申请专利范围第1项之方法,其中该硬光罩层系 藉由一蚀刻程序,使用一压力为80至150 mT的一CF4/CHF 3/O2或CF4/CHF3混合气体来图案化。 5.如申请专利范围第4项之方法,其中在使用CF4及CHF 3的情况下,60至90 sccm的CF4以及20至50 sccm的CHF3系引 入,以便以1.5:1至3:1的比率混合CF4及CHF3。 6.如申请专利范围第4项之方法,其中在使用CF4及CHF 3的情况下,引入20至50 sccm的CF4以及60至90 sccm的CHF3 系引入,以便以1:1.5至1:3的比率混合CF4及CHF3。 7.如申请专利范围第3项之方法,其进一步包括在形 成该抗反射层之后,在氮气大气条件下执行一退火 程序之步骤。 8.如申请专利范围第1项之方法,其中该第四步骤包 括以下步骤: (a)过度蚀刻该第四导电层; (b)蚀刻该第三导电层以曝露该第一区域上的该介 电层,并针对该第三导电层之一厚度执行过度蚀刻 以曝露该第二区域上的该介电层; (c)蚀刻该介电层以曝露该第一区域上的该第二导 电层之一部分,并蚀刻该第三导电层及该第二导电 层之部分,同时剥离该第二区域上的该介电层之一 部分; (d)剥离保留在该第二区域上的该第三导电层; (e)蚀刻该第一区域上的该第二导电层,并同时剥离 保留在该第二区域上的该介电层及该第二导电层; 以及 (f)剥离该第一导电层。 9.申请专利范围第8项之方法,其中该步骤(a)系采用 一压力为4-10 mT的一Cl2/CF4/N2或Cl2/SF6/N2混合气体来 实施。 10.如申请专利范围第9项之方法,其中引入100至140 sccm的Cl2及10至20 sccm的CF4系引入,以便以6:1至8:1的 比率混合Cl2及CF4,并引入5至20 sccm的N2。 11.如申请专利范围第9项之方法,其中100至140 sccm的 Cl2及5至10 sccm的SF6系引入,以便以14:1至16:1的比率 混合Cl2及SF4,并引入5至20 sccm的N2。 12.申请专利范围第8项之方法,其中该步骤(b)系采 用一压力为30至70 mT的一HBr及O2混合气体来实施。 13.如申请专利范围第12项之方法,其中100至200 sccm 的HBr以及1至50 sccm的O2系引入,以便以35:1至40:1的比 率混合HBr及O2。 14.如申请专利范围第8项之方法,其中藉由引入一 压力为3至6 mT之50至150 sccm的CF4,并施加50至150 W的 偏压功率以及300至400 W的电源功率来实施。 15.申请专利范围第8项之方法,其中该步骤(c)系藉 由采用一压力为20至50 mT的一HBr/O2/He混合气体来实 施该步骤(d)。 16.如申请专利范围第15项之方法,其中100至200 sccm 的HBr、1至5 sccm的O2以及50至100 sccm的He系引入,以便 以70:1:30至80:1:40的比率混合HBr/O2/He。 17.如申请专利范围第8项之方法,其中该步骤(e)系 藉由引入一压力为4至10 mT之10至200 sccm的CF6,并施 加50至200 W的偏压功率以及300至700 W的电源功率来 实施。 18.如申请专利范围第8项之方法,其中该步骤(f)系 藉由引入150至200 sccm的HBr及50至150 sccm的He,并施加 150至300 W的偏压功率以及300至600 W的电源功率来实 施。 图式简单说明: 图1为解说快闪记忆体装置的配置图; 图2A至6A为沿图1之线A-A'所取的断面图,而图2B至图6 B为沿图1之线B-B'所取的断面图,其用以解释制造相 关技术中的快闪记忆体装置之方法;以及 图7A至13A为沿图1之线A-A'所取的断面图,而图7B至13B 为沿图1之线B-B'所取的断面图,其用以解释制造依 据本发明之快闪记忆体装置的方法。 |
