| 发明名称 | 配线电路基板及其制造方法 | ||
| 摘要 | 准备由基体绝缘层和金属薄膜层(晶种层)构成的积层体。在金属薄膜层的上表面侧，使抗电镀层形成规定的图案。通过电镀在曝露于外部的金属薄膜上形成金属镀层。其后，在除去抗电镀的同时，除去抗电镀形成区域的金属薄膜层。由此，形成由金属薄膜层及金属镀层构成的导体图案。对未形成导体图案的区域的基体绝缘层的上表面侧进行粗糙化处理。在基体绝缘层及导体图案的上表面侧形成覆盖绝缘层。由此，配线电路基板完成。 | ||
| 申请公布号 | CN1805653A | 申请公布日期 | 2006.07.19 |
| 申请号 | CN200510124334.0 | 申请日期 | 2005.11.28 |
| 申请人 | 日东电工株式会社 | 发明人 | 大川忠男;本上满;小田高司 |
| 分类号 | H05K1/02(2006.01);H05K3/00(2006.01);H05K3/02(2006.01) | 主分类号 | H05K1/02(2006.01) |
| 代理机构 | 北京纪凯知识产权代理有限公司 | 代理人 | 龙淳 |
| 主权项 | 1.一种配线电路基板，其特征在于，包括：绝缘层，和在所述绝缘层的单面上或双面上设置的具有规定图案的导体层，其中，在设置了所述导体层的所述绝缘层的表面上，使除去所述导体层的区域粗糙化。 | ||
| 地址 | 日本大阪 | ||