| 摘要 |
El objetivo de la presente es mejorar de manera optima la seguridad de las tarjetas chip impidiendo el control fraudulento del o de los procesadores criptográficos mediante senales externas que interfieran en el desarrollo normal de las tareas del o de los procesadores. Este objetivo se alcanza por un componente IC de modulo de seguridad que incluye al menos dos procesadores CPU A, CPU B conectados cada uno a las memorias de programa ROM A, ROM B, a las memorias no volátiles programables y borrables (EEPROM) EEPROM A, EEPROM B conteniendo los datos y a las memorias vivas (RAM) RAM A, RAM B que sirve para el almacenamiento temporal de datos en curso de tratamiento, el primer procesador CPU A teniendo un bus de interfaz con el exterior del componente IC, caracterizado por el hecho de que el segundo procesador CPU B es conectado al primer procesador CPU A mediante una memoria de intercambio DPR, la memoria no volátil programable y borrable EEPROM A del primer procesador CPU A siendo de acceso unicamente en lectura R para dicho primer procesador CPU A, el segundo procesador CPU B disponiendo de un acceso en lectura y escritura R/W sobre dicha memoria no volátil programable y borrabkle EEPROM A del ,primer procesador CPU A.
|
