发明名称 |
用于铜金属化的ALD氮化钽的集成 |
摘要 |
本发明提供一种在集成处理装置中使用的方法和设备,用于沉积氮化钽阻挡层。在通过远程产生的等离子体进行的清洁步骤之后,通过原子层沉积来沉积氮化钽,并且通过PVD来沉积钽。将氮化钽从电介质层中的特征的底部被去除,以露出所沉积的氮化钽下方的导电材料。可选地,在去除步骤之后,可以通过物理气相沉积来沉积附加的钽层。可选地,氮化钽沉积和钽沉积可以发生在同一处理室中。最后沉积晶种层。 |
申请公布号 |
CN1806325A |
申请公布日期 |
2006.07.19 |
申请号 |
CN200480016336.1 |
申请日期 |
2004.06.10 |
申请人 |
应用材料公司 |
发明人 |
钟华;尼尔玛蕾·麦提;吉克·余;洛德里克·克莱格·莫斯理;张镁 |
分类号 |
H01L21/768(2006.01) |
主分类号 |
H01L21/768(2006.01) |
代理机构 |
北京东方亿思知识产权代理有限责任公司 |
代理人 |
赵飞 |
主权项 |
1.一种在半导体衬底上形成金属互连的方法,包括:在阻挡层沉积之前,通过在远程等离子体源中产生等离子体、将来自所述等离子体的自由基输送到包含所述衬底的第一处理室、以及使形成在电介质层中的特征与所述自由基接触,来清洁形成在所述电介质层中的所述特征并暴露所述电介质层下方的导电材料;在第二处理室中,在1和10Torr之间的压力以及200和300℃之间的温度下,通过原子层沉积在所述特征内沉积氮化钽层;在第三处理室中通过物理气相沉积在所述氮化钽层上沉积钽层;在第四处理室中等离子体刻蚀所述钽层和所述氮化钽层,以去除在所述特征的底部处的所述钽层和所述氮化钽层的至少一部分,来露出所述导电材料;通过物理气相沉积在所述钽层上可选地沉积附加的钽或铜;以及在第五处理室中,在所述导电材料和所述钽层上沉积晶种层,其中,所述第一处理室、所述第二处理室、所述第三处理室、所述第四处理室、以及所述第五处理室位于集成装置中。 |
地址 |
美国加利福尼亚州 |