发明名称 |
容错系统及其中所使用的控制装置、动作方法 |
摘要 |
两个系统(100),具有:在自身和其他系统之间通过锁步同步以相同的定时运行的CPU子系统(110);与其连接的IO子系统(120);与两者连接的FT控制器(130);和通过FT控制器(130)连接自身和其他系统之间的交叉链路(140)。FT控制器(130)其将通过两个系统(100)执行的容错用的、用于进行错误处理、同步化处理、以及再同步化处理的多个系统动作,作为与之对应的多个状态,与规定的事件信号关联进行管理,对应所述事件信号,对于所述多个系统的每一个转移所述多个状态,同时选择所述多个系统动作使CPU(110)执行。 |
申请公布号 |
CN1804811A |
申请公布日期 |
2006.07.19 |
申请号 |
CN200510121576.4 |
申请日期 |
2005.12.19 |
申请人 |
日本电气株式会社 |
发明人 |
水谷文俊 |
分类号 |
G06F11/16(2006.01);G06F11/14(2006.01) |
主分类号 |
G06F11/16(2006.01) |
代理机构 |
中科专利商标代理有限责任公司 |
代理人 |
汪惠民 |
主权项 |
1、容错系统,具有用互相相同的计算机硬件构成的多个系统,其特征在于,所述多个系统具有:可在自身和其他系统间以锁步同步动作的处理部,连接所述处理部的输入输出部,在所述处理部以及所述输入输出部之间连接的控制部,和通过所述控制部互相连接所述自身和其他系统间的信号传送路径,所述控制部,具有:管理模块,其将通过所述多个系统执行的容错用的用于进行错误处理、同步化处理、以及再同步化处理的多个系统动作,作为与之对应的多个状态,与规定的事件信号关联进行管理,控制模块,其对应所述事件信号,对于所述多个系统的每一个转移所述多个状态,同时选择所述多个系统动作使所述处理部执行。 |
地址 |
日本东京都 |