| 摘要 |
本发明之课题在于，在晶片尺寸封装型的半导体装置之制造方法中，提高该可靠度。本发明之解决手段为，于半导体基板10的背面，隔介第1绝缘膜11来形成支撑体14。接着，对半导体基板10的一部分，从该背面进行选择性蚀刻而形成开口部10w之后，于该背面形成第2绝缘膜16。接下来，对开口部10w的底部之第1绝缘膜11及第2绝缘膜16进行选择性蚀刻，使开口部10w的底部之垫电极12暴露出。然后，从半导体基板10的背面，在位于开口部10w的侧壁及底部的边界之第2绝缘膜上，选择性地形成第3光阻层18。之后，对应预定的图案而选择性地形成配线层19，该配线层19系电性连接于开口部10w的底部之垫电极12，并在半导体基板10的背面上延伸。 |
