锁相环频率锁定的判断方法及电路

摘要

本发明涉及一种锁相环频率锁定的判断方法及电路。本发明主要是将PLL(锁相环)中的PFD(Phase－Frequency Detector，鉴相器)电路输出的相差判别信号用于PLL频率锁定判断电路，从而可以监测相位的滑动情况，并将出现周期性的相位差滑动作为失锁的判决条件，用来确定锁相环频率是否锁定。因此，本发明显著改善了频率锁定判断电路的部分性能，并可以检测出锁相环因相位突变造成的短暂失锁。而且，本发明中，将频率检测电路和计数锁频判断电路分开设计，配置应用非常灵活且有效降低了对锁相环其他指标的要求。

主权项

1、一种锁相环频率锁定的判断方法，其特征在于，包括：A、获取锁相环的参考时钟信号与比较时钟信号的相位差信息；B、对所述的相位差信息连续进行采样；C、根据采样结果确定并输出所述锁相环的频率锁定信号。