| 发明名称 | 延时锁定环路及具有该延时锁定环路的半导体存储器 | ||
| 摘要 | 在一延时锁定环路和一具有它的半导体存储器中，延时锁定环路包括一鉴相和控制信号发生器，用于检测一时钟信号与一反馈时钟信号之间的相位差，并产生一随相位差变化的多位延时控制信号；一第一延时器，具有预定数目的第一延时单元，通过级联连接来延迟时钟信号，以响应于多位延时控制信号产生多个输出时钟信号和反馈时钟信号；一第二延时器，具有预定数目的第二延时单元，通过级联连接来延迟一反相时钟信号，以响应于多位延时控制信号产生多个反相输出时钟信号；以及一混相器，用于混合多个输出时钟信号和多个反相输出时钟信号中相应时钟信号的相位，以输出多个校正输出时钟信号。 | ||
| 申请公布号 | CN1801625A | 申请公布日期 | 2006.07.12 |
| 申请号 | CN200510120321.6 | 申请日期 | 2005.11.08 |
| 申请人 | 三星电子株式会社 | 发明人 | 全英珍 |
| 分类号 | H03L7/08(2006.01);G11C11/4076(2006.01);G11C7/22(2006.01) | 主分类号 | H03L7/08(2006.01) |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 蒲迈文;黄小临 |
| 主权项 | 1.一种延时锁定环路，包括：一鉴相和控制信号发生器，用于检测一时钟信号与一反馈时钟信号之间的相位差，并产生一随该相位差变化的多位延时控制信号；一第一延时器，具有预定数目的第一延时单元，通过级联连接来延迟时钟信号，以响应于多位延时控制信号产生多个输出时钟信号和反馈时钟信号；一第二延时器，具有预定数目的第二延时单元，通过级联连接来延迟反相时钟信号，以响应于多位延时控制信号产生多个反相输出时钟信号；以及一混相器，用于混合多个输出时钟信号和多个反相输出时钟信号中相应时钟信号的相位，以输出多个校正的输出时钟信号。 | ||
| 地址 | 韩国京畿道 | ||