减少闪存中X译码器电容性负载以精确字符线和选择线的电压控制的方法

摘要

一种用于降低在闪存X-译码器内的电容负载以便精确控制在选择字符线和区块选择线上的电压的装置和方法。译码结构(18)分别提供第一升压电压给字符线N-井区及提供第二升压电压给选择字符线，以便降低在选择字符线上由于与字符线N-井区相关的大电容负载所导致的电容负载。该译码结构更分别提供第三升压电压给选择栅极N-井区及提供第四升压电压给选择区块选择线，以便降低在选择区块选择线上由于与选择栅极N-井区相关的大电容负载所导致的电容负载。因此，因为其电容负载的路径非常小，可在选择字符线上快速产生精确的电压。

主权项

1、一种半导体快闪EEPROM内存装置，包括有：内存核心单元阵列，如此排列使得每一列内存核心单元连接一条字符线，以及每一行内存核心单元连接一条位元线；多个选择栅极晶体管(40)，各用于选择特定内存核心单元区块，各选择栅极晶体管的栅极连接区块选择线；译码结构(18)，包括与形成字符线负载路径的字符线相关联的晶体管，以及与形成区块选择线负载路径的区块选择线相关联的晶体管，该些晶体管形成于该装置基板的N井区中，形成字符线负载路径的晶体管的N井区定义为字符线N井区，以及形成区块选择线负载路径的晶体管的N井区定义为区块选择线N井区；第一升压电路(23)，产生驱动字符线N井区的第一升压电压，以及当于读取操作模式时通过字符线负载路径以驱动字符线的第二升压电压；第二升压电路(29)，产生驱动区块选择线N井区的第三升压电压，以及通过区块选择线负载路径以驱动区块选择线的第四升压电压；该译码结构(18)包含有字符线译码电路，它响应该第一和第二升压电压而分别提供该第一升压电压给与所选择的字符线相关联的字符线N井区及该第二升压电压给所选择的字符线，以便降低所选择的字符线上由于与字符线N井区相关联的大电容负载所导致的电容负载；以及该译码结构更包含有选择栅极译码电路，它响应该第三和第四升压电压而分别提供该第三升压电压给与所选择的区块选择线相关联的区块选择线N井区及该第四升压电压给所选择的区块选择线，以便降低所选择的区块选择线上由于与区块选择线N井区相关联的大电容负载所导致的电容负载。