| 主权项 |
1.一种执行密码操作的装置,包含: 一密码指令电路,用以产生由一计算装置所接收之 一密码指令,该密码指令系为在该计算装置上所执 行之指令流程的一部份,其中该密码指令电路指定 复数个密码操作之一,并指定一种中间结果被产生 ;以及 一执行逻辑电路,有效连结至该密码指令电路,用 以执行被指定之该密码操作,并且产生被指定之该 中间结果。 2.如申请专利范围第1项所述之装置,其中被指定之 该密码操作更包含: 一加密操作,该加密操作包含至少加密至少一个明 文区块,藉以产生至少一个相对应密文区块。 3.如申请专利范围第1项所述之装置,其中被指令之 该密码操作更包含: 一解密操作,该解密操作包含解密至少一个密文区 块,藉以产生至少一个相对应明文区块。 4.如申请专利范围第1项所述之装置,其中该执行逻 辑电路用以中断在由该密码指令提及之一控制字 元内的一中间结果栏位。 5.如申请专利范围第4项所述之装置,其中该中间结 果栏位指示该执行逻辑电路以产生该中间结果。 6.如申请专利范围第4项所述之装置,其中该中间结 果栏位指示该执行逻辑电路执行以产生一正常结 果。 7.如申请专利范围第1项所述之装置,其中该执行逻 辑电路用以中断在由该密码指令提及之一控制字 元内的一回合计数栏位。 8.如申请专利范围第7项所述之装置,其中该回合计 数栏位的数値指定复数个密码回合,在此该些密码 回合系在执行被指定之该密码操作时,在一输入区 块中被执行。 9.如申请专利范围第1项所述之装置,其中被指定之 该密码操作系根据进阶加密标准演算而完成。 10.如申请专利范围第1项所述之装置,其中被指定 之该密码指令系根据x86指令格式而被指定。 11.如申请专利范围第1项所述之装置,其中该密码 指令参照该计算装置内至少一个以上的暂存器。 12.如申请专利范围第11项所述之装置,其中该至少 一个以上之暂存器包含: 一第一暂存器,其中该第一暂存器的内容包含对应 于一第一记忆地址之一第一指标,该第一记忆地址 详细指明记忆体中的一第一位置,被指定之该密码 操作系透过对应于该第一位置之至少一个输入文 字区块之存取而完成。 13.如申请专利范围第11项所述之装置,其中该至少 一个以上之暂存器包含: 一第二暂存器,其中该第二暂存器的内容包含对应 于一第二记忆地址之一第二指标,该第二记忆地址 详细指明该记忆体中的一第二位置,来储存至少一 个以上相对应之输出文字区块,该输出文字区块产 生系依据至少一个以上之输入文字区块完成被指 定之该密码指令。 14.如申请专利范围第11项所述之装置,其中该至少 一个以上之暂存器包含: 一第三暂存器,其中该第三暂存器的内容指出在至 少一个以上之输入文字区块中的复数个文字区块 。 15.如申请专利范围第11项所述之装置,其中该至少 一个以上之暂存器包含: 一第四暂存器,其中该第四暂存器包含对应于一第 三记忆地址之一第三指标,该第三记忆地址详细指 明记忆体中的一第三位置,来存取密码金钥数据, 以使用来完成被指定之该密码操作。 16.如申请专利范围第11项所述之装置,其中该至少 一个以上之暂存器包含: 一第五暂存器,其中该第五暂存器包含对应于一第 四记忆地址之一第四指标,该第四记忆地址详细指 明记忆体中的一第四位置,该第四位置包含一最初 向量位置,该最初向量位置对应之内容包含一最初 向量或一最初向量等同物,用来完成被指定之该加 密操作。 17.如申请专利范围第11项所述之装置,其中该至少 一个以上之暂存器包含: 一第六暂存器,其中该第六暂存器包含对应于一第 五记忆地址之一第五指标,该第五记忆地址指明记 忆体中一第五位置,来存取一控制字元,以使用来 完成被指定之该加密操作,其中该控制字元指定被 指定之该密码操作的复数个密码参数,并包含: 一种中间结果栏位,用以指出一个正常结果或该中 间结果是否为在被指定之该密码操作执行期间产 生。 18.如申请专利范围第1项所述之装置,其中该执行 逻辑电路包含: 一密码单元,用以在至少一个输入文字区块之每一 个,执行复数个密码回合,藉以产生相对应的至少 一个输出文字区块,其中该些密码回合系由该密码 单元所提供的一控制字元之一回合计数栏位所指 定。 19.一种执行密码操作的装置,包含: 一种控制字元产生器,用以产生一控制字元,该控 制字元系用以在执行至少一该密码操作期间内,指 定一中间结果的产生;以及 一密码单元,其在一元件中,用以在接收到一指令 流内之一密码指令的时候执行被指定之一该密码 操作,其中该指令流系为用来指定被指定之该密码 操作之指令流程的一部份,并且该密码指令亦参照 该控制字元。 20.如申请专利范围第19项所述之装置,其中该控制 字元储存于记忆体中,且该控制字元的一记忆位置 系由被指定之该密码指令所参照之一暂存器的内 容所指定。 21.如申请专利范围第19项所述之装置,该密码单元 系根据进阶加密标准演算来执行被指定之该密码 操作。 22.如申请专利范围第19项所述之装置,其中该密码 单元解译一种在该控制字元内的一中间结果栏位, 以决定是否产生一正常结果或该中间结果。 23.如申请专利范围第19项所述之装置,其中该密码 单元解译一种在该控制字元内的回合计数栏位,以 决定在被指令之该密码操作期间,多少密码回合区 块必需在一输入文字区块被执行。 24.如申请专利范围第19项所述之装置,其中该密码 指令系依据x86指令格式所指定。 25.一种在元件中执行密码操作的方法,该方法包含 : 经由一密码指令,指定在执行被指定之密码操作期 间,产生一中间结果;以及 接收该密码指令电路,且在执行被指定之该密码操 作时产生该中间结果。 26.如申请专利范围第25项所述之方法,其中该指定 步骤包含: 经由该密码指令所参照之一控制字元内的第一栏 位,具体指出是否产生一个正常结果或着产生该中 间结果。 27.如申请专利范围第25项所述之方法,其中该接收 步骤包含: 从记忆体载入该控制字元。 28.如申请专利范围第25项所述之方法,其中该接收 步骤包含: 根据进阶加密标准演算执行被指定之该密码操作 。 29.如申请专利范围第25项所述之方法,其中该指定 步骤包含: 依据x86指令格式来提供该密码指令。 30.如申请专利范围第25项所述之方法,其中该指定 步骤包含: 经由在该密码指令电路所参照之一控制字元内的 一第二栏位,指出在输入文字之一区块中执行被指 定之密码操作期间,有多少个密码回合被执行。 图式简单说明: 第一图为说明今日密码应用的方块图; 第二图为描述执行密码操作之技术的方块图; 第三图为揭示根据本发明之执行密码操作之微处 理装置的方块图; 第四图为揭示本发明一实施例之微密码指令的方 块图; 第五图为第四图提及之微密码指令之示范方块密 码模式范围的数据表; 第六图为本发明之一个x86-相容性微处理器内密码 单元的详细内容方块图; 第七图为第六图之微处理器内直接密码次操作的 一种示范性微指令范畴图示; 第八图为根据第七图之格式之载入微指令之装置 记录范畴之表; 第九图为显示第七图形式提及之储存微装置记录 范畴之表; 第十图为强调本发明提及加密操作指定密码参数 示范性控制文字之图; 第十一图为说明第十图提及控制文字中间结果范 畴之表; 第十二图为本发明提及示范性密码单元详细图示; 第十三图为说明本发明提及之密码逻辑组具体实 施例以在进阶加密标准下执行加密操作; 第十四图为说明本发明提及一种在中断情况下保 留密码参数状态的流程图; 第十五图说明一个本发明提及当在目前一个或多 个阻碍情况下,一个或多个输入数据执行密码操作 时指定或产生中间结果的方法之流程图。 |
